基于STM32的報警顯示系統設計

張文新（廣州海格通信集團股份有限公司，廣州　510663）

基于STM32的報警顯示系統設計

張文新
（廣州海格通信集團股份有限公司，廣州510663）

介紹一種以STM32F103VE芯片為主控制器，以FPGA芯片為時序邏輯控制器，以AD9985A芯片為模數轉換器的實時報警顯示系統。該系統硬件架構簡單，可靠性高，可靈活應用于各種需要人機交互使用環境的工業級數據采集系統中，應用前景廣泛。

報警顯示系統；STM32F103VE；AD9985A；人機交互

0　引言

報警顯示系統作為數據采集系統中的一個獨立子系統，是保障整個數據采集系統穩定可靠運行的重要人機交互設備。其一方面可以實時顯示上位主機傳送過來的數據圖像，并在上位主機的控制指令下，實現聲光報警動作；另一方面還可以通過人為操作其功能按鍵，實現報警顯示系統與上位主機間的指令交互，完成顯示畫面切換、顯示參數調整、屏幕解鎖、消音等功能操作，實現實時的人機交互功能。

本文介紹了一種以STM32F103VE芯片為主控制器、以FPGA芯片EP3C10F256為時序邏輯控制器、以AD9985A芯片為模數轉換器的實時報警顯示系統。該系統可將輸入的VGA模擬視頻圖像實時轉換為24bits RGB數字圖像進行輸出顯示，支持最大 1280× 1024@75Hz的圖像分辨率；同時具有CAN總線接口和RS-422維護接口，用以實現報警顯示系統與上位主機間的通信及系統調試、維護。該系統硬件架構簡單、可靠性高，應用前景廣泛。

1　系統組成說明

整個報警顯示系統由結構部分、硬件部分及軟件部分組成。其中結構部分采用金屬鋁制材料配合橡膠墊進行防水設計，整體重量小于500g；硬件部分由主控板、按鍵板、液晶顯示屏組成，且均采用三防設計，有效提高系統的可靠性；軟件部分采用VHDL語言和C語言進行程序設計，簡單、可讀性好，便于升級和維護。

2　系統硬件設計

系統硬件主要由主控板、按鍵板及液晶顯示屏組成。系統硬件的組成框圖如圖1所示。

圖1

圖中，主控板是硬件系統的核心控制板，按鍵板是硬件系統的輸入設備，液晶顯示屏是硬件系統的顯示設備。通過主控板各輸入、輸出接口，實現上位主機與報警顯示系統及報警顯示系統內部各組成單元的互聯。

2.1主控板設計

主控板是整個報警顯示系統的核心控制板，其主要功能是通過VGA視頻輸入接口接收上位機發送過來的實時VGA數據圖像，并通過RGB數字圖像輸出接口驅動TFT-LCD液晶顯示屏進行實時數據圖像顯示；通過CAN總線接口實現與上位機的實時通信；通過RS-422接口完成報警顯示系統的調試和維護操作；通過鍵盤接口實現與按鍵板互聯，進而實現人機交互功能。主控板的硬件設計原理框圖如圖2所示。

由圖2可知，主控板主要由電源轉換電路、AD9985A模數轉換電路、FPGA時序邏輯控制電路、STM32F103VE核心處理電路、TFT-LCD液晶屏顯示驅動電路及背光燈驅動電路、CAN通信接口電路、RS-422通信接口電路、報警電路、電源自檢電路組成。

（1）電源轉換電路設計

本報警顯示系統的外部輸入電源為DC24V，無法為系統中的各組成單元電路直接使用，因此必須設計相應的電源轉換電路。本系統電源轉換電路共提供9路獨立輸出電源供系統各組成單元使用，分別為1路DC5V電源、4路DC3.3V電源、1路DC1.2V電源、1路DC2.5V電源及2路DC12V的恒流源輸出電源。電源轉換電路硬件設計原理框圖如圖3所示。

本設計中首先通過DC/DC電源轉換芯片LTM8032MPV將DC24V轉換為DC5V電源輸出，再通過LDO芯片LM1085-3.3、REG1117-3.3及恒流源芯片LTM8042IV將DC5V電源分別轉換為DC3.3V電源和DC12V、250mA恒流源輸出。FPGA芯片所需的DC2.5V電源和DC1.2V電源則通過LDO芯片LT1763CS8-2.5 和LT3021ES8-1.2、將LM1085-3.3輸出的DC3.3V電源作為輸入電源而轉換得到。

電源轉換電路中選用的LTM8032MPV芯片支持3.6V～36V的電壓輸入、0.8V～10V的電壓輸出范圍，最大支持2A輸出電流，且最高輸出效率可達95%，因此可在實現DC24V電源轉換為DC5V電源輸出的同時，有效降低電源轉換功耗，提高輸出效率。芯片LM1085-3.3、REG1117-3.3、LT1763CS8-2.5和 LT3021ES8-1.2均為LDO芯片，可為負載提供穩定供電電源。LTM8042IV為升壓型 LED恒流源驅動器，可通過PWM方式及外置電阻控制輸出電壓及電流大小，最高支持1A的輸出驅動電流，滿足設計需求。

（2）AD9985A模數轉換電路設計

圖2

AD9985A模數轉換電路用于實現將輸入的模擬VGA信號轉換為24bits RGB數字圖像信號及行頻信號、場頻信號，輸出給后級FPGA時序邏輯電路進行處理。

圖3

本系統中，該電路以AD9985A芯片為核心處理器進行設計。AD9985A芯片是ADI公司生產的一款工業級、且具有24bits、140MSPS轉換率、300MHz帶寬的單模擬通道視頻模數轉換芯片，可最高支持 1280× 1024@75Hz的圖像分辨率。該芯片集成度高，僅需外擴部分阻容器件、并在初始上電期間進行簡單的寄存器配置操作，即可實現電路功能設計，應用十分簡單。

本設計中，采用STM32F103VE芯片通過I2C接口對其進行初始化配置，完成如圖像分辨率、充電泵寄存器數值配置等設置。

（3）FPGA時序邏輯控制電路設計

FPGA時序邏輯控制電路以ALTERA公司生產的CycloneⅢ系列芯片EP3C10F256為核心處理器，并外擴4Mbits容量、SPI串行接口的FPGA配置存儲器芯片EPCS4SI8N進行設計。該電路一方面通過接收AD9985A芯片輸出的24bits RGB數字圖像信號及行頻信號VGA_HS_out、場頻信號VGA_VS_out，緩沖并計算輸出TFT-LCD液晶顯示屏顯示所需的640×480分辨率數字圖像信號及顯示使能控制信號LCD_EN；另一方面也通過I2C接口、在STM32F103VE芯片的控制下，實現顯示自檢功能，驗證圖像顯示電路的工作狀態是否正常。當EP3C10F256芯片工作不良時，可通過STM32F103VE對其進行復位操作，重新啟動工作。

本系統中，設計EP3C10F256芯片的全局輸入時鐘為8MHz，因此采用EP3C10F256芯片內部的PLL鎖相環電路將其倍頻為640×480分辨率數字圖像所需的25.2MHz像素時鐘作為內部時序設計參考時鐘，完成顯示圖像輸出功能。FPGA程序調試采用JTGA方式，配置存儲器芯片EPCS4SI8N的程序燒寫采用AS模式實現。

（4）STM32F103VE核心處理電路設計

STM32F103VE核心處理電路是報警顯示系統的控制核心，其一方面通過配置AD9985A芯片和控制EP3C10F256芯片，實現將輸入的模擬VGA視頻信號轉換為RGB數字圖像信號，并通過TFT-LCD液晶屏顯示出來；另一方面通過其CAN總線接口、RS-422通信接口、鍵盤接口，實現報警顯示系統與上位主機間的實時交互，實現如顯示數據實時變化、切換顯示頁面、顯示參數調整、解鎖屏、聲光報警等功能。

本系統中，核心處理電路以ST公司生產的低功耗處理器STM32F103VE芯片為核心處理芯片進行設計，該芯片采用ARM 32-bit Cortex-M3內核，工作主頻最高支持72MHz。其具有豐富的外設接口及內置存儲器空間，包括512KB的Flash存儲器、64KB的SRAM存儲器及8個定時器、3個SPI外設接口、2個I2C外設接口、5個 USART串行接口、1個 USB2.0接口、1個CAN2.0B接口、1個SDIO接口、80個GPIO接口、5個12-bit ADC接口。因此，采用該芯片僅需簡單外擴復位電路、BOOT配置電路、時鐘電路、電源供電電路即可實現本系統核心處理電路的設計要求。

本系統核心處理電路中，自動復位電路采用Maxim公司生產的MAX706TESA進行設計，可上電自動發出周期約為1s～2s、低電平在（200±50）ms范圍內的脈沖復位信號；手動復位電路采用單刀常開可自恢復式開關接地設計，兩組復位電路輸出信號在STM32F103VE芯片的復位信號輸入端口NRST端并行接入使用。

BOOT配置電路采用硬件配置的方式進行設計，即STM32F103VE的BOOT0和BOOT1管腳均下拉10kΩ電阻接地，配置為低電平，使得STM32F103VE的BOOT方式為Flash啟動模式。

時鐘電路采用8MHz有源晶振配合5通道輸出時鐘發生器CY2305SI-1進行設計，其中8MHz有源晶振作為時鐘源輸出8MHz時鐘給時鐘發生器CY2305SI-1芯片，CY2305SI-1芯片將輸入的8MHz時鐘擴展為5路零延遲的并行8MHz時鐘源輸出。本設計中只選用兩路使用， 分別用于 STM32F103VE芯片和EP3C10F256芯片的全局工作時鐘。

STM32F103VE核心處理電路的工作電源為DC3.3V，由電源轉換電路提供。

（5）TFT-LCD液晶顯示屏驅動電路設計

為了保證顯示系統可靠、穩定運行，本設計中在FPGA時序邏輯控制電路與TFT-LCD液晶顯示屏間之間增加了液晶顯示屏驅動電路進行電氣隔離，采用8路總線收發器SN74LVCC3245ADBR芯片進行設計。該電路在提高液晶顯示屏驅動能力的同時，也保證了EP3C10F256芯片與TFT-LCD液晶顯示屏的安全、可靠工作

（6）TFT-LCD液晶顯示屏驅背光燈驅動電路設計

由于本系統選用的液晶顯示屏為TFT-LCD屏，因此需要設計相應的LED背光燈驅動電路。

本系統中所用液晶顯示屏背光燈的典型工作電流為250mA，工作電壓為DC12V，因此選用Linear公司的LTM8042IV進行設計，該芯片可以提供最大1A的驅動電流，支持DC3V～DC30V的輸入電壓范圍，滿足設計需求。

（7）CAN通信接口電路設計

CAN通信接口電路用于實現報警顯示系統與上位主機通信接口的物理電氣連接及數據通信。

由于本系統中所選核心處理器STM32F103VE本身集成CAN總線控制器，因此CAN通信接口電路僅需選用物理層收發器進行相應設計即可。本設計方案中，選用2500Vrms/min耐壓值、符合ISO11898標準的ADM3053隔離驅動器進行CAN通信接口電路設計，可最高支持1Mbits的數據傳輸率。

（8）RS-422通信接口電路設計

RS-422通信接口電路用于實現對報警顯示系統的調試與維護操作。本設計方案中，采用美信公司生產的MAX3490芯片進行相應設計，該芯片支持DC3.3V工作電壓，最高支持10Mbits數據傳輸率。

（9）報警電路設計

報警電路用于實現報警顯示系統的聲音報警功能。本設計方案中選用臺灣志豐公司生產的KSSGH5B43型有源蜂鳴器作為聲音發生器件，采用三極管2SC1741AS作為蜂鳴器工作驅動芯片進行設計，其驅動脈沖由STM32F103VE芯片提供。所選蜂鳴器的工作電壓為DC5V，其典型工作頻率3.1KHz，輸出聲壓典型值90dB。

（10）電源自檢電路設計

電源自檢電路用于實現各路供電電源的實時自檢，保證系統的穩定、可靠運行。

本設計方案中，首先將報警顯示系統中的各路供電電源均轉換為0V～DC3V之間，然后通過模擬轉換開關進行各路切換，送STM32F103VE的AD接口，進行實時檢測，完成自檢功能。其中高于DC3V的供電電源，如DC24V、DC5V、DC3.3V采用電阻衰減電路將其調制到0V～DC3V之后，再送后級電路采集檢測；對于0V～DC3V之間的供電電源，則直接送后級電路采集檢測；對于250mA恒流源則采用先連接模擬開關，在通過電阻衰減電路的方式，將電流信號轉換為電壓信號后送STM32F103VE的AD接口進行檢測。

本電路中所用模擬開關為Maxim公司生產的工業級8選1低阻抗模擬復用器MAX14752EUE芯片，該芯片導通電阻典型值60Ω，導通電阻平坦度為0.03Ω。

數據倉庫，是多個數據源的集合。數據從分散的數據庫中抽取，經過清理、加工、匯總、整理，在數據倉庫中集中存放。數據倉庫是出于數據挖掘與決策支持的目的而創建的，所涉及的操作主要是查詢，通常只需要與數據庫定期同步即可。

2.2按鍵板設計

按鍵板作為報警顯示系統的輸入設備，用于完成對報警顯示系統的控制操作。本設計中共設置了5個功能按鍵，分別為解鎖屏鍵、上翻鍵、下翻鍵、消音鍵和確定按鍵。

為了節約I/O端口資源，按鍵板采用1線式方案進行設計。即按鍵板硬件電路采用主控板電源轉換電路輸出的DV3.3V電源為基準電源，分別串接5組獨立的單刀常開可自恢復式開關及電阻進行設計，5組開關電路的輸出端并聯在一起，經電壓射隨器輸入到STM32F103VE的AD輸入端口。當按下不同的按鍵時，由于各路開關串接的電阻不同，會使得輸入到AD端口的電壓不同，從而實現對不同按鍵的識別。

本設計中，各按鍵以DC360mV為步進電壓進行設計，即5個按鍵分別對應的電壓值為0V、DC360mV、DC720mV、DC1080mV、DC1440mV。當無按鍵按下時，默認輸出電壓為DC1.8V。

2.3液晶顯示屏選型

3　系統軟件設計

系統軟件設計包括FPGA程序設計及STM32F103VE程序設計，其中FPGA程序采用VHDL語言進行設計，STM32F103VE程序采用C語言進行設計。

3.1FPGA程序設計

本設計中的FPGA程序采用層次化的設計方法進行設計。首先采用VHDL語言進行底層模塊設計，然后通過原理圖輸入法將各個底層模塊進行綜合，進而實現整個時序邏輯控制功能，FPGA程序設計流程框圖如圖4所示。

3.2STM32F103VE程序設計

本系統的控制核心選用ST公司生產的32位ARM內核處理器STM32F103VE進行設計，其軟件程序設計流程框圖如5所示。

4　結語

本文介紹的報警顯示系統，硬件架構簡單，運行穩定、可靠，可靈活應用與各種需要人機交互使用環境的工業級數據采集系統中，具有良好的應用前景。

圖4

圖5

［1］ST Microelectronics Corporation.STM32F103xC/STM32F103xD/STM32F103xE Datasheet.2009（9）.

［2］Altera Corporation.CycloneⅢDevice Handbook，Volume 1 Datasheet.（2012-8）.

［3］Altera Corporation.CycloneⅢDevice Handbook，Volume 2 Datasheet.（2012-8）.

［4］KOE JDI Group Kaohsiung Opto-Electronics Inc.，TX13D200VM5BAA Techincal Data.（2013-11-1）.

［5］Analog Devices，Inc.，AD9985A Datasheet Rev.0.

［6］Analog Devices，Inc.，ADM3053 Datasheet Rev.0.

［7］Maxim Integrated Products，Inc.，MAX706P/R/S/T，MAX706AP/AR/AS/AT，MAX708R/S/T Datasheet Rev.5.

［8］Texas Instruments Incorporation，SN74LVCC3245A Datasheet.SCAS585O-NOVEMBER 1996-REVISED MARCH 2005.

［9］Liner Technology Corporation，LTM8032 Datasheet.2009.

［10］Liner Technology Corporation，LTM8042 Datasheet.2010.

Warning and Display System；STM32F103VE；AD9985A；Human-Computer Interaction

Design of Warning and Display System Based on STM32

ZHANG Wen-xin
（Guangzhou HAIGE Communications Group Incorporated Company，Guangzhou 510663）

Introduces a kind of Warning and Display System，in this system，the chip that STM32F103VE is the operation core，FPGA is the control component of timer and logic，and AD9985A is the analog to digital converter.The hardware design of this system's is simple，and reliability is high.It can be flexibly applied to all kinds of industrial data acquisition system which requires the human-computer interaction using environment，and has a wide application prospect.

1007-1423（2016）20-0085-06

10.3969/j.issn.1007-1423.2016.20.017

張文新（1978-），男，吉林蛟河人，碩士，工程師，研究方向為數據采集、圖像處理、ATE測試設備、通信技術等方面產品的研發及設計工作

2016-07-09

2016-07-13