DP與DVI接口在4K顯示器上疊加顯示的電路設計

2016-09-07 07:11:03金永明中國電子科技集團公司第五十五研究所南京210000

山東工業技術 2016年14期

金永明，蔣韜（中國電子科技集團公司第五十五研究所，南京 210000）

金永明，蔣韜
（中國電子科技集團公司第五十五研究所，南京 210000）

本文描述了DP和DVI接口在4K顯示器上疊加顯示的電路設計原理，提供了基于STDP9320電路芯片為核心的電路實現，同時對與電路相關的驅動軟件進行了規劃。本電路不但功能和性能穩定，同時電路設計和實現方便，具有一定的使用價值。

DP；DVI；疊加顯示

0　引言

2014年以來，顯示器領域發展的最大亮點：4k（分辨率3840*2160）顯示器量產化和商業化。隨著4K顯示器的普及，顯示器接口也同步發展中。DP（Display Port）視頻接口升級到1.2版本后，從數據吞吐率等方面較好地適配了4K顯示器顯示器，成為4K顯示器標配視頻接口。

4K分辨率顯示器的商業化應用，結合DP1.2視頻接口標準確定，大大地推動了醫療高清顯示、視頻會議高清顯示等高端應用。考慮到在上述顯示領域DVI接口的大量使用，因此本文提出了DP與DVI視頻接口在4K顯示器上疊加顯示的電路設計和實現，既可以充分利用已有的電子資源，同時可快速進行電子設備升級換代。

DP與DVI視頻接口疊加電路主要以STDP9320視頻處理芯片為主，通過兩片STDP9320視頻處理芯片級聯，配合視頻處理芯片內部控制程序驅動4K顯示器視頻顯示，控制輸入DVI視頻信號的疊加顯示，此疊加顯示電路采用專用4k視頻處理芯片完成視頻疊加顯示，電路功能和性能穩定可靠。在實際使用過程中，上述疊加電路用一定的實用價值和應用價值。

1　電路原理設計

本視頻電路重點在4K顯示器上完成視頻疊加顯示，因此電路核心為4K顯示器視頻顯示。通過對商業化4K顯示器驅動電路解剖和分析，確定目前市場上4K顯示器視頻驅動芯片主要采用：1，商業化專用視頻處理芯片，如ST公司、MStar公司、Realtek公司等提供成熟技術的視頻芯片；2非商業化視頻處理公司采用FPGA以及專業視頻內核，編程實現4K顯示器視頻顯示。后期經過技術研討和難度評判，結合上述兩種技術路線的功能和性能對比，本視頻電路采用ST公司新一代視頻處理芯片STDP9320完成4K顯示器視頻顯示。

STDP9320視頻處理器是ST公司新的視頻處理芯片，此芯片具有以下功能：

支持顯示最大分辨率為2560x1600/60Hz

外部支持兩路DP1.2（DisplayPort）視頻輸入

外部支持兩路DVI視頻輸入，最大視頻工作輸率165MHz

外部支持24位TTL視頻信號輸入

輸出視頻信號最多4路LVDS

目前4K顯示器分辯率一般為3840×2160，如圖1所示本項目選用的4K顯示器顯示像素排列圖。

圖1　4K顯示器顯示像素配列圖

4K顯示器分辨率一般為3840×2160像素，顯示器設計和生產廠家為了降低顯示器工作視頻時鐘、功耗，以及顯示器芯片設計難度，對4K顯示器驅動采用如圖1所示視頻4路并行驅動方式，將顯示器分為4個相同視頻區間并行顯示，每個顯示區間為960×2160像素，通過上述并行視頻處理方式，降低了4K顯示器對視頻驅動芯片的要求，符合目前視頻芯片處理和發展水平。

根據STDP視頻芯片功能和4K顯示器顯示像素排列圖，如圖2所示為DP與DVI接口在4K顯示器上疊加顯示的電路功能圖。

圖2　DP與DVI接口在4K顯示器上疊加顯示的電路功能圖

設計中考慮到，單片STDP9320最大驅動顯示屏分辯率為2560×1600，顯示屏的分辯率為3840×2160，因此需要兩塊視頻處理芯片STDP9320才可驅動4K顯示屏。項目設計要求輸入DVI視頻信號最小分辯率1024×768，DVI信號需在顯示屏上、下、左、右四個角部疊加顯示，結合4K顯示屏4個分區像素劃分，DVI信號單一疊加顯示區間將會跨越顯示屏的兩個區域，設計中將4K顯示器分成左右兩個相同顯示部分，每個顯示部分為1920×2160像素，每個視頻處理芯片驅動一個顯示部分（分辯率1920×2160），如圖2中所示的電路功能圖所示，輸入DVI視頻信通過DVI均衡器電路后，分別進入兩個視頻處理芯片STDP9320后疊加顯示，如此設計可支持最大1080P的DVI視頻信號疊加顯示。采用此視頻分區驅動方法，可以簡化軟件設計，同時減少對視頻芯片、高速電路設計的硬件要求。DVI均衡器電路能夠支持DVI長線傳輸，存儲器電路提供視頻芯片數據暫存，完成視頻信號處理。

2　關鍵硬件電路設計

2.1DVI均衡器電路設計

DVI視頻信號輸入到電路中疊加顯示，如果視頻電路對輸入視頻信號的適應性不好，顯示器就會出現DVI視頻畫面不穩定、畫面有雜點和水波紋等問題，嚴重的出現畫面無顯示，影響正常使用。因此視頻電路對DVI視頻信號的適應性設計尤為重要。

就數字信號DVI來說，DVI信號最初用來在短距離上傳輸視頻和數據，其中電纜損耗的影響可以忽略。但是在工業級或特定領域應用時，很多應用要求采用更長的電纜，五米到十米甚至更長，由于顯示分辨率、刷新速率和顏色深度的持續增加，所需的數據速率也隨之增加。因此DVI長距離傳輸就會造成信號的劣化，出現衰減、抖動、偏移和串擾等信號問題，限制從源端到顯示端之間的連接距離，出現屏幕閃光、噪聲閃爍和音頻失真。

實際使用過程中，非常規DVI標準接口（如使用航插等）的長距離傳輸，會造成高分辨率（比如1600x1200）DVI信號的閃爍、噪點等故障，通過軟、硬件均衡處理可支持高分辨率DVI信號長距離傳輸。硬件上采用DVI均衡芯片DS16EV5110對DVI信號做均衡處理，軟件上配置TMDS均衡相關寄存器，編寫硬件自動均衡代碼，反復校驗與修正，可使DVI信號在輸入時能夠保持穩定且不丟失數據。圖3左圖為加均衡器之前眼圖很混亂，而圖3右圖為加均衡器之后眼圖很清晰，DVI信號得到補償和修正。

圖3　加均衡器前后眼圖的對比

DS16EV5110在設計中作為高通濾波器電纜均衡器，可有效地重新打開差分信號的眼圖，DVI信號增益曲線與電纜的衰減曲線成反比，其它特性還包括使用SMBus接口（類似于I2C總線接口）或者3引腳外置接口（BST1/2/3）可編程八種級別的均衡增益。

信號的總體抖動（Tj）是由確定性抖動（Dj）和隨即抖動（Rj）組成，使用DS16EV5110的增益曲線來匹配電纜在工作頻率上地發送損耗地負效應，以此抵消確定性損耗（Dj），因為隨機損耗（Rj）也非常重要，在設計DS16EV5110電路時必須使其具有合適的增益、帶寬等綜合性能，一般用3ps rms來提供優化整體性能。

DS16EV5110硬件原理圖如圖4所示：

圖4　DS16EV5110硬件原理圖

因為電纜衰減隨頻率增高而增加，應將均衡器的增益設定在可支持的最高分辨率上。表1列出了一些通用分辨率和與均衡增益相關的頻率，該頻率為數據速率的一半，由最差模式下1010數據模式產生。

表1　與TMDS數據速率和均衡頻率相關的常用分辨率

使用SMBus接口或使用提供的三種外置引腳來配置增益設定，EQ增益控制表如表2所示：表1為對應三種關鍵分辨率的均衡器增益，可以看出DS16EV5110的增益曲線斜率根據分辨率而變化，來自動提供較低的增益。在DVI視頻通路上加上DS16EV5110可以均衡確定性抖動和衰減，并不會對來自噪聲輸入的擾動和隨機尖峰作補償。

表2　EQ增益控制表

2.2STDP9320視頻處理器電路設計

如上文所述，驅動4K分辯率顯示器需要兩塊STDP9320視頻處理器并聯配合，無論輸入的DVI視頻信號，還是DP視頻信號經過前級處理后，分別接入到兩塊STDP9320視頻處理器中，通過STDP9320視頻處理內部驅動程序，完成DVI和DP視頻信號疊加顯示。

STDP9320視頻處理器對外輸出視頻LVDS接口共有4路，為簡化設計難度，減少后續視頻處理器驅動軟件編寫難度，一塊STDP9320視頻處理器輸出LVDS端1/2驅動4K顯示屏左半部分，另一塊STDP9320視頻處理器輸出LVDS端口3/4驅動4K顯示屏右半部分，如圖5所示視頻處理器輸出LVDS端口驅動4K顯示屏示意圖。

圖5　視頻處理器輸出LVDS端口驅動4K顯示屏示意圖

通過圖5所示，視頻處理器輸出LVDS端口驅動4K顯示屏示意圖，DVI在左半和右半部分顯示分別由一塊視頻處理器STDP9320完成，DVI輸入視頻分辨率能夠到達1080P，避免了DVI視頻信號跨區間顯示難度。

兩塊STDP9320視頻處理器在電路中，分成主從配置結構，采用I2C總線交換數據完成主從設備通訊，協調DVI視頻信號疊加顯示位置、視頻處理器輸出LVDS端口開關設置等。

視頻處理器具有較高頻數字電路，因此設計中需要注意PCB板的高頻設計，恰當的布局布線和安裝來實現PCB的高頻阻抗匹配設計。采用緊密交織的電源和地柵格；電源線緊靠地線，在垂直和水平線和填充區之間，盡可能多地連接；I/O電路盡可能靠近對應的連接器；對易受ESD影響的電路，放在靠近電路中心的區域，這樣高頻電路可以提供一定的高頻阻抗匹配。PCB設計中需保證信號線盡可能短。信號線的長度過長（比如大于300mm）時，平行布一條地線；確保信號線和相應回路之間的環路面積盡可能小。對于長信號線每隔幾厘米調換信號線和地線的位置來減小環路面積。確保電源和地之間的環路面積盡可能小，提高高頻電路阻抗匹配。

3　處理器驅動軟件設計

在視頻處理器軟件設計中，主要需要完成4K顯示屏輸出LVDS驅動、輸入視頻信號選擇、多路視頻信號疊加顯示等功能，相應的軟件需按照STDP9320內部寄存器設置流程和數據項進行編程驅動即可。主視頻處理器STDP9320還根據使用環境配置DVI均衡器電路，配置核心代碼和函數構架如下：

變量ucPanelSelect讀取分辨率，然后加載tDVI_EDID_ DATA_1280x1024［］數組里128個字節EDID數據，通過DDC通道將其傳輸到視頻處理器芯片RAM里，完成外部輸入DVI視頻信號讀取和DDC數據獲取工作。

4　結論

上述DP與DVI接口在4K顯示器上疊加顯示電路以STDP9320為主，通過兩塊STDP9320電路芯片主從配合和合理分配輸出LVDS端口實現疊加顯示，電路設計和架構較簡潔。圖6左半部分為本單位設計和實現的DP與DVI接口疊加顯示電路板，圖6右半部分為電路測試效果圖，從電路系統測試效果圖看，本電路在視頻疊加顯示、高清顯示等方面具有一定的使用價值。