高隔離度和ns級響應時間的主動式射頻前端限幅設計方法

杜平

海軍裝備部駐保定地區航空軍事代表室，河北保定071000

高隔離度和ns級響應時間的主動式射頻前端限幅設計方法

杜平

海軍裝備部駐保定地區航空軍事代表室，河北保定071000

用于防止射頻前端受到物理損傷的限幅器，其限幅輸出電平難以得到有效抑制，并且容易導致敏感的低噪聲放大器進入深度飽和狀態，影響接收通道的正常工作。因此，提出一種具有高隔離度和ns級響應時間的主動式射頻前端限幅模塊設計關鍵技術。經實驗驗證，所設計的模塊通過集成檢波器、高速比較器和多級PIN二極管，能夠較大程度的降低限幅模塊的飽和阻抗，提高強射頻信號注入時的隔離度，從而降低泄露到后級敏感模塊的功率等級，防止接收機進入深度飽和狀態。

射頻前端；限幅器；PIN二極管

0　引　言

電磁脈沖輻射導致的射頻接收前端飽和是射頻系統面臨的主要電磁脈沖危害。針對典型射頻系統的實驗表明，對于低噪聲放大器，在幅度為mW級、脈寬為ns級的脈沖作用下，會導致長達數百微秒的飽和時間。飽和期間，射頻通道對于有用接收信號會喪失放大功能，導致接收機無法正常對信號進行傳輸和處理，如果電磁脈沖重復頻率達數千赫茲以上，接收機飽和導致的危害將更加嚴重。目前，國內外電磁脈沖輻射危害效應的研究主要聚焦在高功率毀傷效應上，對飽和問題的研究尚處于起步階段［1-3］。為解決低噪聲放大器的飽和問題，偵察接收系統通常在低噪聲放大器前端采用限幅模塊，但限幅模塊的限幅效果非常有限，限幅輸出的信號功率通常在5～7 dBm，仍然接近低噪聲放大器飽和信號功率，無法有效解決低噪聲放大器在電磁脈沖輻射作用下的深度飽和問題。

本文將主要針對電磁脈沖輻射導致的射頻前端敏感低噪聲放大器深度飽和問題，提出一種基于集成檢波、高速比較和多級PIN二極管的主動式射頻前端限幅設計方法，以顯著降低限幅模塊飽和阻抗，從而降低泄露到后級敏感模塊的功率等級。

1　防護限幅模塊設計方法

1.1總體設計思路

限幅器包括有源控制電路和無源限幅電路2個模塊，如圖1所示。其中，有源控制電路主要包括峰值檢波器和高速比較器，其功能是對輸入信號進行檢波、比較，當信號幅度超過閾值時，輸出脈沖偏置信號，使無源限幅電路進入低阻狀態，峰值檢波器和高速比較器的響應時間決定了有源偏置電路在檢測到電磁脈沖信號后的動作時間；在無源限幅電路加工工藝方面，采用PIN二極管的裸芯片替代傳統的SOT塑封二極管，以金絲球焊工藝與微帶線連接，提高大信號注入時的隔離度。

圖1　防護模塊的基本構成框圖Fig.1　The diagram of protection module

限幅模塊設計方法的核心在于PIN二極管的建模。由于常規PN結二極管時域模型不能模擬PIN限幅二極管在電磁脈沖作用下的瞬態響應特性，因此，為分析PIN二極管的微波性能，建立了基于“封裝—PN結—I層”一體化模擬電路的射頻前端限幅模塊仿真模型（圖2）。在該模型的基礎上，構建了射頻前端限幅模塊的仿真模型，用以較準確地預測限幅模塊的電磁脈沖響應。所建立的PIN二極管仿真模型包括3個部分：1）封裝特性模擬電路，用于模擬二極管引線電感和封裝電容的作用；2）結特性模擬電路，用于模擬PI結和IN結的特性；3）I層特性模擬電路，用于模擬脈沖電流注入時在I層發生的電荷存儲效應。

圖2　基于“封裝—PN結—I層”的等效電路模型Fig.2　The equivalent circuit model based on Package-PN junction-I layer

PIN二極管建模的核心在于，用等效電路表達I層的電荷存儲模型計算公式。具體實現方法是：從PIN二極管I層雙極載流子擴散方程出發，通過拉普拉斯變換和有理分式逼近，建立I層等效子電路模型。PIN二極管I層特性模擬電路建立流程如圖3所示。

圖3　PIN二極管I層特性模擬電路建立流程Fig.3　The modeling flow of analog circuits for the I layer characteristics of PIN diode

1.2有源控制電路設計

有源控制電路主要包括峰值檢波器和高速比較器。這2個有源器件的響應時間決定了有源控制電路在檢測到電磁脈沖信號后的動作時間。

控制模塊的內部電路結構如圖4所示。圖中Cir1所示是峰值檢波電路；Cir2所示是比較電路。在Cir1內，包括了肖特基二極管D1、濾波電容C1和C2、扼流電感L1以及匹配電阻R1，其作用是提取輸入射頻信號的包絡，形成視頻信號，并提供給比較電路；在Cir2內，包括了具有ns級傳播延時和mV級響應閾值的高速比較器U1和U2，定時元件R4和C3以及相關外圍電路元件。比較電路Cir2具有捕捉ns級快速瞬變信號的功能。如果控制模塊采用單個檢波比較器時所具備的驅動能力不能滿足要求，則可以采用多個檢波比較器，以同步驅動的方式為PIN二極管提供偏置電流。圖5為有源控制電路原理樣件的照片。

圖4　有源控制電路的內部結構Fig.4　Internal structure of the active control circuit

圖5　有源控制電路的原理樣件Fig.5　Principium sample of the active control circuit

1.3無源限幅電路設計

在無源限幅模塊加工工藝方面，沒有采取傳統的SOT塑封二極管作為限幅元件，而是采用PIN二極管的裸芯片，以金絲球焊工藝與微帶線連接，可大幅降低引線電感，從而降低高功率信號注入時的限幅阻抗，提高隔離度。圖6（a）［4］是常見SOT-23塑封PIN二極管的結構，其中鍵合線的電感約1 nH，2個外部引腳的電感各0.5 nH，總電感約2 nH。當頻率為1 GHz時，二極管串聯電感的感抗即達到了12.6 Ω，遠大于PIN二極管本身的導通電阻（1～2 Ω），大大削弱了限幅效果。采用圖6（b）［5］結構安裝的PIN二極管，由陽極引出2根鍵合線串聯于電路板上的微帶線之間，導致這兩根線上流過的電流方向相反。由于它們貼合得非常近（距離小于2 mm），因此電流流過時產生的磁場可以在很大程度上互相抵消，總體上的效果相當于串聯電感幾乎為0，有助于降低PIN二極管大信號等效阻抗，提高限幅效果。

為進一步提高限幅模塊的功率承受能力和隔離度，限幅電路采用三級限幅的方法，如圖7所示。其中：（1）為RF信號輸入端；（2）為控制信號輸入端；（3）為二極管的鍵合線；（4）為微帶電路的中心導線；（5）為輸出端隔直電容；（6）為RF信號輸出端。

3個I層厚度2 μm的PIN二極管并聯在傳輸線的芯線和地線之間，用等效電路表示（圖8）。圖中：Z0表示射頻系統阻抗（50 Ω）；LS表示3個二極管并聯后的等效串聯電感；RS表示并聯后的等效導通電阻。

圖6　塑封PIN二極管與金絲焊PIN二極管的對比Fig.6　Comparison of the plastic-sealed PIN diode with the gold wire bonding PIN diode

圖7　三級PIN二極管的低功率限幅模塊結構示意圖Fig.7　Diagram of the lower power PIN diode internal architecture

圖8　射頻前端限幅器等效電路Fig.8　Equivalent circuit of RF front-end

通過計算輸入功率PL和限幅耗散功率PD，可以得到

式中，Mp為輸入功率PL與二極管中的損耗功率PD之比，稱為功率傳遞倍乘因子，其隨等效導通電阻的變化曲線如圖9所示。在敏感系統工作頻率較低時，ωLs＜＜Z0，式（1）可以簡化為

圖9　限幅器功率倍乘因子Mp隨等效導通電阻RS的變化曲線Fig.9　Variation of limiter's power multiplication factor with respect to equivalent on-state impedance

理想情況下，等效導通電阻越小，功率傳遞倍乘因子越大，二極管所能承受的入射功率也越大，因此，采用三管并聯方式，使大信號阻抗降低為單管的1/3，同時，根據隔離度計算公式，也可實現隔離度增加9.5 dB。

2　實驗驗證

2.1有源控制電路的測試結果

利用信號源產生中心頻率1 GHz的脈沖信號，將其注入到有源控制模塊的參考信號輸入端，利用示波器監測模塊輸出端的有源偏置脈沖，而射頻信號輸入端接50 Ω匹配阻抗，實驗配置如圖10所示。實驗表明，所設計的有源偏置電路啟動電平可低至-10 dBm，動態范圍大于35 dB，啟動時間小于10 ns（典型值7～9 ns），如圖11所示。

圖10　有源控制電路的測試配置Fig.10　Test configuration of the active control circuit

圖11　有源控制電路在不同輸入信號功率、不同脈寬時的啟動時間測試圖Fig.11　Test diagram of start up time for active bias circuit with different input power and pulse width

2.2無源限幅電路的測試結果

利用圖12所示的實驗配置，測量限幅模塊的時域響應。實驗結果表明，相對于常規塑封二極管，基于裸芯片PIN二極管的無源限幅電路具有較低的限幅輸出電平，如圖13和圖14所示結果的對比。對于相同的輸入功率27 dBm，裸芯片PIN二極管限幅器的輸出電平為3 dBm，比塑封PIN二極管限幅器所輸出的9 dBm功率低6 dB。

2.3限幅器的測試結果

將有源控制電路和無源限幅電路組合之后構成限幅器，利用圖12所示的實驗配置，測量限幅器的時域響應。

傳輸線是微帶結構，建模特征參數包括電長度和特征阻抗。電長度由實際物理尺寸得到，分別為：TL1=TL2=0.01λ，TL3=0.03λ，TL4=0.05λ，TL5=0.09λ，其中λ=30 cm。根據微帶線阻抗計算公式，得到特征阻抗為51 Ω。限幅模塊中，第1級限幅元件為I層厚度7 μm的雙向PIN二極管，第2級為厚度5 μm的PIN二極管，第3級為厚度2 μm的PIN二極管。每個二極管的鍵合線電感均為1.5 nH。結合傳輸線模型，得到限幅模塊的電磁脈沖響應模型。設定不同的注入電壓源波形，通過仿真，可以觀察到限幅模塊的輸出波形。如圖15～圖17所示，基于所開發的限幅模塊時域建模方法，能夠較準確地預測電磁脈沖注入時限幅模塊的啟動時間、泄露電平，仿真結果與實測數據誤差少于3 dB。

圖12　高功率限幅模塊測試的實驗配置Fig.12　Experiment configuration of high power limiter module

圖13　基于塑封PIN二極管限幅器的輸入—輸出脈沖波形Fig.13　The input-output pulse waveform for plastic sealed PIN diode limiter

圖14　基于裸芯片PIN二極管限幅器的輸入—輸出脈沖波形Fig.14　The input-output pulse waveform for naked PIN diode limiter

實驗結果表明，輸入微波脈沖幅度為40 dBm時，限幅輸出電平小于0 dBm，遠低于現有常規防護模塊輸出電平5～7 dBm的平均值。限幅模塊在偏置狀態下的阻抗約為0.2 Ω，隔離度達40 dB。注入電壓50 V前沿0.3 ns

圖15　注入到UHF頻段多級限幅模塊的方波脈沖波形Fig.15　The waveform of square pulse injected into the multi-level clipping module in UHF frequency range

圖16　方波脈沖注入時UHF頻段多級限幅模塊的時域響應波形Fig.16　The waveform in the time domain while the square pulse injecting into the multi-level clipping module in UHF frequency range

圖17　防護模塊的時域測試結果Fig.17　Time domain measurement results for protection module

3　結　語

當射頻、微波敏感電子信息系統暴露于電磁脈沖輻射場時，接收通道會受到電磁脈沖能量沖擊，需要重點關注限幅模塊的性能，其在電磁脈沖注入時的時域響應特性與接收通道的受干擾程度和效應密不可分。本文通過針對射頻通道電磁脈沖的限幅設計研究，探索了防止接收機低噪聲放大器飽和的主動式限幅方法，通過原理樣機驗證表明，控制電路響應時間可控制在7～9 ns，隔離度達40 dB。

后期將根據需要，重點增加濾波、延時、有源開關等功能模塊，形成新型防護模塊的電路設計方案，并通過多參數迭代仿真，進一步實現優化設計。

［1］WHALEN J J.The RF pulse susceptibility of UHF transistors［J］.IEEE Transactions on Electromagnetic Compatibility，1975，EMC-17（4）：220-225.

［2］ KUBOYAMA S，SUZUKI T，HIRAO T，et al.Mechanism for single-event burnout of bipolar transistors［J］. IEEE Transactions on Nuclear Science，2000，47（6）：2634-2639.

［3］ 李平，劉國治，黃文華，等.半導體器件HPM損傷脈寬效應機理分析［J］.強激光與粒子束，2001，13 （3）：353-356.

LI Ping，LIU Guozhi，HUANG Wenhua，et al.The mechanism of HPM pulse-duration damage effect on semiconductor component［J］.High Power Laser and Particle Beams，2001，13（3）：353-356.

［4］Skyworks Solutions Inc.PIN limiter diodes in receiver protectors［M］.U.S.A：Skyworks Solutions Inc.，2006.

［5］Agilent Technologies.Low cost surface mount power limiters［M］.U.S.A：Agilent Technologies，2010.

A design method for high isolation and nanosecond response RF front-end active limiter module

DU Ping
Baoding Military Representative Department，Naval Armament Department of PLAN，Baoding 071000，China

The output voltage level of the limiter for protecting the RF front-end from physical damage is difficult to reduce，and often leads the low noise amplifier to enter into deep saturation，disturbing the normal function of the receiving channel.To solve this，we introduce a high isolation and nanosecond response RF front-end active limiter module with key technology of parameter design and measurement.The proposed limiter module is made up of an integrated detector，high-speed comparator and multi-stage PIN diode.The saturation impedance of the limiter module is degraded on a large scale and the isolation is increased remarkably.In this way，the leakage power level to the later sensitive module is reduced and the receiver is prevented from entering deep saturation.

RF front-end；limiter；PIN diode

U674.7+03.3

A

10.3969/j.issn.1673-3185.2016.04.019

2016-04-07網絡出版時間：2016-7-29 9:45

杜平（通信作者），男，1974年生，工程師。研究方向：核生化、電磁防護