寬帶雷達信號調制模塊設計與實現

付錢華，易　淼

（1.西華大學電氣與電子信息學院，成都610039；2.電子科技大學信息與軟件工程學院，成都610054；3.宜春學院物理科學與工程技術學院，江西宜春336000）

寬帶雷達信號調制模塊設計與實現

付錢華1，2*，易淼3

（1.西華大學電氣與電子信息學院，成都610039；2.電子科技大學信息與軟件工程學院，成都610054；3.宜春學院物理科學與工程技術學院，江西宜春336000）

現代寬帶高分辨雷達為適用各種復雜的環境，要求其信號調制方式具有多樣化和靈活性。采用單片機串口通信接收命令，FPGA高速配置DDS和射頻調相器，實現了一種支持連續波調頻調相和脈內調頻調相的雷達信號調制模塊。通過代碼控制解決了脈內調頻較難同步的技術難題。整個調制模塊載波中心頻率為1.6 GHz，調頻波形有正、負鋸齒波和三角波，調頻帶寬可達600 MHz，調相序列有巴克碼、偽碼L和M序列。測試結果表明，系統輸出信號穩定，可靠性高。

通信技術；脈內調頻；頻率合成；雷達波形；鋸齒波

為適應現代戰爭的需要，高分辨雷達得到越來越多的應用。高分辨雷達具有較寬的帶寬，有著抗干擾、強識別能力、反隱身等優點［1］。在高分辨雷達中信號的波形發生和發射技術已成為影響其發展的主要技術難題之一。為提高雷達對目標的分類識別能力，往往采用先進的信號調制方式，線性調頻和二相編碼是高分辨雷達廣泛采用和研究的一種信號體制［2］。

單一雷達信號波形已經不能滿足現代雷達技術對雷達信號波形的要求。需要更加靈活的，通用的，可擴充的雷達信號波形產生硬件電路［3］。這對雷達信號調制模塊的系統設計和模式切換控制接口提出了更高的要求，特別是硬件上導致的脈沖觸發信號與發射信號不同步或者延時，均會影響到雷達信號處理機的對參數的估計，直接影響雷達性能［4］。利用DDS產生寬帶雷達基帶調頻信號，經過PLL倍頻和射頻調相器相位調制。單片機和FPGA組合構成的接口控制實現了波形產生的靈活性。

1　系統設計

調頻連續波信號、線形調頻（正斜率、負斜率）、非線形調頻（鋸齒波、三角波），由AD9858構成產生，為達到脈內調制信號帶寬600 MHz，采用DDS+ 8倍頻方案［5-7］，由DDS產生中心頻率200 MHz最大調頻帶寬為±37.5 MHz的調制信號，經過鎖相環HMC440的8倍頻后得到中心頻率1.6 GHz，最大調頻帶寬為600 MHz的調制信號。二相編碼（含巴克碼、偽碼M和L序列）連續波信號和脈沖信號采用HITTITE公司的HMC497正交調制器。

收稿日期：2015-07-15修改日期：2015-09-12

由單片機通過RS232串口接收雷達主控機命令，產生同步信號、FPGA接口握手信號、模式控制信號、脈沖寬度信號和DDS寄存器配置數據，FPGA緩存完成DDS寄存器配置數據后并通過并口快速配置DDS寄存器，在接收到單片機同步信號后，立即發送DDS寄存器更新信號FUD。在調相模式時產生對應的I、Q兩路二相碼序列輸送給射頻調相器HMC497。整個雷達信號調制模塊的系統框圖如圖1所示。

圖1　雷達信號調制模塊系統框圖

2　控制接口設計

2.1串口通信

雷達主控機與信號調制模塊采用RS232電平的串口通信，每幀9 byte數據中包括調制帶寬、時寬、波形類別和調制啟動停止命令。其中帶寬為0 MHz～600 MHz，可設置帶寬步進為1 MHz。調頻時寬為100 ns～256 us，可設置時寬步進為50 ns。

RS232電平經過MAX3232芯片轉換成TTL電平，與單片機C8051F040串口相連接。單片機接收數據時必須與數據幀的幀頭同步后再緩存解析命令，否則會出現命令錯位等情況。具體的軟件流程見圖2。

圖2　單片機軟件流程圖

2.1命令數據轉換

串口命令為節約通信數據長度采用了特定的編碼方式，需要由CPU進行轉換后才可以配置DDS。以DDS的頻率調整字FTW計算為例，根據DDS的工作原理推算出AD9858中的32 bit頻率調整字高兩字節數據分別為［8］：

其中fout為DDS輸出頻率，與FTW存在一一對應關系。int（·）為取整數，同理可以求出低兩字節數據FTW［1］和FTW［0］，實現以上運算的單片機關鍵程序如下：

if（R_data［3］==3）

｛temp1=（200+（R_data［5］*256+R_data［4］））/1000；｝//負鋸齒波else

｛temp1=（200-（receive_data［4］*256+receive_data［5］））/1000；｝for（i=0；i＜4；i++）

｛FTW［3-i］=temp1*256；

temp3=FTW［3-i］； //temp3為字符型數據

temp2=temp1*256； //temp2為字符型數據

temp1=temp1*256-temp2；｝//temp1為浮點型數據

3　信號產生關鍵技術

3.1調制器高速切換

在進行非線性鋸齒波調頻時，當信號頻率達到最高點時，要求能夠在ns量級快速切換到調頻起始點。非線性三角波調頻也要求在一定時刻快速切換調頻斜率。調頻信號的瞬時頻率可表示成：

其中K=B/T為頻率變化斜率，B為頻率變化范圍，簡稱頻偏，T為調頻時間，f0為中心頻率。

由于單片機配置數據速率無法滿足系統設計需求，故AD9858和HMC497正交調制器均采用低成本高速cyclone FPGA配置，單片機給FPGA提供寫數據信號（WR上升沿），將單片機提供的6位地址和8位數據存儲在FPGA中的一個14位的數組RAM中，并產生對應二進制調相碼。在單片機發出讀數據信號（RD上升沿）時，FPGA才將有變化的數據高速配置給調制器。設計的功能時序如圖3所示。

圖3　FPGA配置調制器高速切換仿真時序圖

3.2脈內調頻準確同步

在產生脈沖調頻信號時，如果采用射頻開關控制，則較難實現開關打開時DDS開始調頻，關閉時 DDS調頻結束，往往會存在延時，如圖4所示。

圖4　射頻開關控制脈內調頻示意圖

為避免采用射頻開關，本設計采用代碼控制調頻起始和結束時間。在調頻前先將DDS寄存器數據快速配置完成，采用FPGA產生AD9858 FUD信號使得寄存器數據生效開始調頻，調頻結束后直接復位DDS使得無信號輸出，在RESET信號失效后開始配置下一組調頻數據。具體時序圖如圖5所示。

圖5　脈沖調頻控制時序圖

4　系統測試

設計的雷達信號調制模塊實物如圖6所示。利用R&S公司的信號源分析儀FSUP測試的1.6 GHz雷達調頻信號波形如圖7～圖9所示。

圖6　雷達信號調制模塊實物圖

圖7　連續波正鋸齒調頻雷達波形

圖8　非線性（負鋸齒、三角波）調頻雷達波形

圖9　脈沖正鋸齒調頻雷達波形

利用頻譜儀測試的帶寬為600 MHz的調頻信號頻譜圖如圖10所示。

利用Agilent 89600示波器的矢量信號分析功能對13位巴克碼調相的信號解調測試數據圖如圖11所示。測試的雷達信號波形均符合系統設計要求。

圖10　帶寬600 MHz調頻信號頻譜圖

圖11　13 bit巴克碼調相波形

5　結束語

雷達信號調制模塊作為雷達系統的關鍵模塊，是整個雷達信號的源頭，在功能和性能上均有較高要求。目前對雷達信號源的研究較多，文獻［9］利用FPGA實現了連續波、線性調頻和二相編碼等多種調制方式的信號源，信號頻率范圍在0 MHz～400 MHz。文獻［10］實現了輸出頻率在0.3 GHz～1.1 GHz上的超寬帶捷變點頻源。文獻［11］設計了一個輸出信號頻率范圍是1.35 GHz～1.95 GHz，帶寬為600 MHz，脈寬為100 us，調頻斜率為6 MHz/ us寬帶信號產生器。但同時具有多種線性和非線性相參的脈內調頻雷達信號波形、超寬帶、調頻斜率可根據主控機命令小步進任意設置的雷達信號源的報道還不多。

在充分利用低成本單片機的接口和運算功能上，靈活使用FPGA高速并行配置射頻芯片，克服了工程上的一些技術難點，在較小的系統上實現了具有多種雷達波形和參數可設置的雷達信號調制模塊。系統滿足應用要求，擁有很高的可靠性和一定的工程應用價值。

［1］ 費元春.超寬帶雷達理論與技術［M］.北京：國防工業出版社，2010，1-17：41-64.

［2］ 高曄鈞.線性調頻和巴克碼復合調制信號仿真與處理［D］.南京：南京理工大學，2012.

［3］ 朱紅磊.基于DDS的雷達波形產生硬件設計［D］.西安：西安電子科技大學，2013.

［4］ Patton Lee K，Rigling，Brian D.Phase Retrieval for Radar Waveform Optimization［J］.IEEE Transactions on Aerospace and Electronic Systems，2012，48（4）：3287-3302.

［5］ 湯勵，曲秀杰.基于DDS的高可靠性雷達信號發生器設計與實現［J］.現代雷達，2012，34（11）：73-75.

［6］ Zhao Z Y，Li X Y，Chang W G.LFM-CW Signal Generator Based on Hybrid DDS-PLL Structure［J］.Electronics Letters，2013，49 （6）：381-382.

［7］ 王文才，陳昌明，黃剛.PLL驅動DDS的低相噪小步進LFM信號源設計［J］.電子器件，2015，38（2）：348-351.

［8］ Wang Hongyu，Wang Haofei，Ren LiXiang.Et al.Low Spurious Noise Frequency Synthesis Based on a DDS Driven Wideband PLL Architecture［J］.Journal of Beijing Institute of Technology （English Edition），2013，22（4）：514-518.

［9］ 柳春，甘泉.基于FPGA的雷達信號源設計［J］.電子技術應用，2013，39（11）：47-49.

［10］劉林，田進軍，劉朝輝.基于DDS和直接頻率合成技術的超寬帶捷變頻源設計與實現［J］.兵工學報，2010，31（12）：1648-1652.

［11］趙志勇，常文革，黎向陽.一種寬帶信號產生的DDS PLL Hybrid新型結構及實現［J］.國防科技大學學報，2013，35（4）：103-108.

付錢華（1981-），男，漢，江西高安人，工程師，在讀博士生。現就職于西華大學電氣與電子信息學院，主要從事無線通信射頻電路與系統、現代通信中的信號處理和憶阻神經網絡等方面的研究，qhfu8@mail.xhu.edu.cn；

易淼（1979-），女，漢族，江西宜春人，碩士，主要研究方向通信技術，styimiao@ 163.com。

Design and Implementation of Wideband Radar Signal Modulation Module

FU Qianhua1，2*，YI Miao3
（1.School of Electrical Engineering and Electronic Information，Xihua University，Chengdu 610039，China；2.School of Information and Software Engineering，University of Electronic Science and Technology of China，Chengdu 610054，China；3.College of Physics Science and Technology，Yichun University，Yichun Jiangxi 336000，China）

The signal modulation of modern high-resolution wideband Radar requires diverse and flexible mode for adapting variety complex environments.The serial communication of single-chip microcomputer was used for receiving commands，DDS and RF phase modulator was configured by FPGA.A Radar signal modulation module was realized，which supported continuous wave and pulse frequency or phase modulation.The technical problems were solved in the pulse FM synchronization by code control.Entire modulation module carrier center frequency was 1.6 GHz，FM waveforms had positive and negative sawtooth and triangular wave，frequency modulation bandwidth was up to 600 MHz，the phase modulation sequences had Barker codes，pseudo-code L and M series.The test result indicated that the system output signal had a stable performance and a high reliability.

communication technology；pulse fm；frequency synthesis；radar waveform；sawtooth wave

TN74；TN957

A

1005-9490（2016）03-0512-05

EEACC：632010.3969/j.issn.1005-9490.2016.03.003