粘片過程中頂針引起的芯片裂紋解析

王明康

（中國振華集團永光電子有限公司 貴州貴陽 550018）

粘片過程中頂針引起的芯片裂紋解析

王明康

（中國振華集團永光電子有限公司 貴州貴陽 550018）

芯片裂紋是半導體器件嚴重的失效模式之一，由于受裂紋位置及裂紋的嚴重程度影響，在一定條件下芯片裂紋不易被及時發現，在產品后期焊接或產品工作過程中，裂紋不斷延伸，最終導致器件失效，給產品質量及可靠性帶來極大隱患。導致芯片裂紋的因素是多方面的，本文本文主要以TO-252封裝外型為例，論述在后部加工過程中，由于頂針使用不合理或頂針破損，導致的芯片裂紋進行分析，并通過相關試驗進行驗證。

TO-252封裝；裂紋；頂針；耐焊接熱

引言

TO-252封裝是一種國際通用封裝外形，采用該封裝的半導體器件或集成電路門類齊全，廣泛使用于各種電子設備。穩態功率一般在1W以上，屬于中功率器件，所以通常芯片尺寸較大，粘片過程中容易導致芯片損傷甚至裂紋。

TO-252封裝外形通常采用自動化進行批量流水生產，頂針引起的芯片裂紋在芯片背面，如果裂紋未延伸到芯片正面，不易被及時發現，導致大量的廢次品產品。由此可能引發與用戶的質量糾紛及經濟賠償，甚至可能會影響到國家的重大項目。

1 頂針高度設置不合理

自動化粘片過程中，頂針將藍膜上單粒芯片頂起，吸頭吸住芯片后將芯片移送到框架上的芯片粘接區。在此過程中，如果頂針位置設置過高，頂針在頂起芯片時，會造成芯片背面頂針痕跡或直接使芯片產生裂紋；同時，吸頭在下降吸取芯片時的作用力將會把芯片砸碎。

為了驗證不同頂針高度對引起的芯片破壞程度，本文使用美國生產的ESEC2007SSI型號粘片機進行試驗。將粘片機頂針最低調整高度為1mm，最高調整高度為2mm。為了在試驗中取得明顯效果，分別將頂針高度調整到不同高度進行試驗，試驗結果見表1。

為了在試驗中取得明顯效果，分別將頂針高度調整到1mm、1.3mm及2mm進行試驗，樣品封裝后進行耐焊接熱試驗。試驗條件為：錫爐溫度：280℃±3℃；浸錫時間：10S；焊錫成分：Sn/Ag/Cu=95：0.5：4.5。試驗后用化學的方法去除塑封料芯片背面金屬，試驗結果見表1。

表1 不同頂針高度試驗情況

根據試驗結果，該設備在頂針高度調整到1.6mm時，芯片背面出現明顯的頂針痕跡現象。

2 頂針規格與芯片尺寸不匹配

不同的頂針規格其頂端錐度不同，頂針規格既要滿足芯片尺寸的要求，也要能夠將芯片從藍膜上頂起。由于不同芯片尺寸在藍膜上的附著力不同，不同頂針錐度對較大尺寸的芯片將產生不同程度的頂針痕跡，甚至導致芯片裂紋。所以在芯片尺寸達到一定程度但又不能滿足采用多頂針的情況下，應根據實際情況采用錐度較小的頂針。

3 頂針數量與芯片尺寸不匹配

當芯片尺寸大到一定程度后，芯片在藍膜上的附著力增大，采用單頂針時芯片被頂針向上頂擊位置受到的作用力與芯片受到藍膜的粘附力作用方向相反，不能很好的頂起芯片，容易造成芯片裂紋或頂針痕跡。

ESEC2007SSI型粘片機頂針底座可同時裝配17顆頂針，在實際生產中根據芯片面積選擇不同的頂針數量。為了驗證單頂針和多頂針對芯片的影響，試驗中選擇單頂針和4頂針進行了不同的對比試驗，將頂針高度調整到1.6mm。實驗結果見表2。

表2 單頂針和四頂針實驗結果

樣品封裝后采用相同的方法進行耐焊接熱實驗，實驗后將樣品腐蝕，單頂針樣品中部分有頂針痕跡或者裂紋，采用四頂針后芯片完好無損。

4 頂針偏移芯片中心位置

根據筆者經驗，頂針偏移是造成TO-252封裝芯片裂紋的主要因素之一，頂針偏離芯片中心位置，頂起芯片后導致芯片傾斜，致使偏移的方向受到吸頭的作用力較大，整片芯片受力不均而產生裂紋。偏移距離較大時，而且會使芯片向偏移的對向產生位移，頂針在芯片背面留下劃痕和產生裂紋。

將芯片尺寸為2.85mm×2.2mm的打點片（參數不合格芯片）作為實驗片，將頂針調整到離芯片一邊1.1mm，另一邊1.75mm，使其嚴重偏移中心位置。封裝后進行相同條件下的耐焊接熱實驗，解剖后發現一定比例樣品產生裂紋，并且裂紋位置與頂針位置相同。

5 頂針尖端斷裂

頂針斷裂后斷面局部非常鋒利，會造成嚴重的芯片背面損傷，或者直接導致芯片裂紋；在驗證實驗中用一顆頂部斷裂的頂針裝配尺寸為2.85mm×2.2mm的20只芯片，經在顯微鏡下檢查，有4只產生裂紋，其余芯片背面都有不同程度的損傷。

6 結束語

半導體器件芯片裂紋是致命缺陷，頂針使用不當將會導致芯片產生裂紋或使芯片背面產生頂針痕跡，損傷的芯片在受到急劇溫度沖擊時由損傷部位產生裂紋，在引起的芯片裂紋具有其極大地隱蔽性，嚴重影響到產品質量和可靠性。本文通過頂針引起的芯片裂紋進行剖析，供同行參考。在生產中需合理使用和調整頂針，完善預防措施，不斷優化粘片工藝，避免芯片裂紋產生。

[1]史保華，等.微電子器件可靠性.1999，4.

[2]鄧永孝.半導體器件失效分析.1989，12.

TN405

A

1004-7344（2016）23-0316-01

2016-7-23