陣元失效對相控陣天線低副瓣的影響分析*

潘　超　張　任　李　瑞

(中國船舶重工集團公司第七二二研究所　武漢　430205)

?

陣元失效對相控陣天線低副瓣的影響分析*

潘超張任李瑞

(中國船舶重工集團公司第七二二研究所武漢430205)

摘要針對相控陣天線時常發生陣元失效這一問題，以一維均勻直線陣為模型，分析了陣元失效對相控陣天線低副瓣電平的影響，主要考察了失效陣元個數和失效陣元位置這兩個要素。計算機仿真結果表明，當失效陣元位于陣列兩端位置時，低副瓣電平惡化較輕，而當失效陣元位于陣列中間位置時，低副瓣電平惡化較嚴重。對于預先設計-30dB低副瓣電平的24元均勻直線陣，當失效陣元超過2個時，最大副瓣電平大于-20dB的概率超過0.9。

關鍵詞相控陣天線; 陣元失效; 副瓣電平; 波束形成

Class NumberTN821.8

1　引言

低副瓣是相控陣天線一項非常重要的性能指標[1～2]。在接收狀態下，低副瓣能夠抑制從副瓣進來的干擾和雜波，從而有效提高接收信號的信噪比[3]。在發射狀態下，低副瓣能夠降低從副瓣泄露出去的能量，從而有效提高系統設備的抗敵方偵查能力[4]。然而，由于高低溫變化以及振動等較惡劣的外界環境以及硬件的使用壽命等原因，相控陣天線時常會產生陣元失效的問題[5～6]。失效的陣元會破壞陣列原有的幾何結構特性，直接導致陣列的副瓣級明顯升高，嚴重影響了陣列的性能。鑒于此，研究陣元失效，如失效陣元個數以及失效陣元分布位置等，并評估這些要素對低副瓣的影響程度具有重要的工程實踐價值。本文以一維均勻直線陣為模型，對陣元失效對低副瓣的影響進行了統計分析，并給出了相應的結論，這些結論對相控陣天線的監測與維護具有指導意義。

2　低副瓣方向圖合成

2.1陣列方向圖合成

以一維均勻直線陣為模型，圖1展示了N元陣列示意圖，設陣元間距為d，且各陣元均為各向同性陣元，于是該陣列的導向矢量可表示為

a(q)=[1，ejb，…，ej(N-1)b]T

(1)

圖1　陣列空間位置關系示意圖

陣列方向圖定義為給定陣列權矢量W對不同角度信號的陣列響應

F(q)=WHa(q)

(2)

W=[ω1，ω2，…，ωN]T

(3)

其中，wi=Iiejφi為第i個陣元的激勵，Ii、φi分別為激勵的幅度與相位。

2.2低副瓣方法

圖2　-30dB低副瓣電平的加權系數

圖3　-30dB低副瓣電平方向圖

低副瓣方向圖合成就是要尋找特定的陣列權矢量W使得合成的方向圖F(θ)具有滿足實際需求的低副瓣電平。常見的低副瓣合成方法有經典的Chebyshev加權法[7～8]、Tayler加權法[9]以及基于自適應陣列理論的方法，如數值綜合法NPS[10～12]。本文重點討論陣元失效對低副瓣的影響，對于低副瓣方法的具體實現不做介紹。圖2展示了使用三類加權方法對24元均勻直線陣實現-30dB低副瓣電平的加權系數，圖3展示了相應的低副瓣方向圖，其中常規波束形成的最大副瓣電平為-13.21dB，低副瓣波束形成實現了-30dB的低副瓣電平。

3　陣元失效對低副瓣的影響

陣元失效，意味著失效陣元的激勵ωi=0。失效的陣元會破壞陣列原有的幾何結構特性，為了評估陣元失效對低副瓣的影響，這里引入兩個副瓣電平惡化參數，最大副瓣電平惡化量和最大副瓣電平超限概率。

1)最大副瓣電平惡化量

最大副瓣電平惡化量TSLL計算如下：

TSLL=SLLP-SLLC

(4)

其中SLLP為設計的最大副瓣電平，SLLC為存在陣元失效時的最大副瓣電平。

2)最大副瓣電平超限概率PC

假設各個陣元失效是獨立同分布事件，設定最大副瓣電平容忍值為SLLS，當已知陣元失效個數，計算出SLLC>SLLS的概率，

PC=NS/NC

(5)

其中，NS為使得SLLC>SLLS的陣元失效位置組合數，NC為陣元失效位置總組合數。

4　計算機仿真

以24元均勻直線陣為例，使用Chebyshev加權法預先設計了-30dB的均勻副瓣電平，對此分析失效陣元個數分別為1、2、3、4情況下陣列方向圖的最大副瓣電平。

表1列出了存在1個失效陣元時陣列方向圖的最大副瓣電平，表2～表4則分別列出了存在2、3、4個失效陣元時，副瓣電平惡化最嚴重和最弱的五種失效陣元組合下的最大副瓣電平。可見，當失效陣元位于陣列中間位置時，副瓣電平惡化較嚴重，而當失效陣元位于陣元兩端時，副瓣電平惡化較弱。

表1　失效1個陣元時的最大副瓣電平SLLC

表2　失效2個陣元時的最大副瓣電平SLLC

表3　失效3個陣元時的最大副瓣電平SLLC

表4　失效4個陣元時的最大副瓣電平SLLC

表5列出了最大副瓣電平惡化參數，其中最大副瓣電平容忍值設為-20dB，可見當監測到失效陣元個數超過2時，最大副瓣電平高于-20dB的概率大于0.9，即預先設計的低副瓣已經惡化到不可接受的程度，此時應該考慮對相控陣天線的失效陣元進行更換或者采取補償算法進行補償。

為了更加直觀地了解陣元失效對低副瓣電平的影響，圖4～圖7分別展示了陣元失效個數為1、2、3、4時，最大副瓣電平惡化最嚴重和最弱時的陣列方向圖。

表5　最大副瓣電平惡化參數

圖4　失效1個陣元時的方向圖

圖5　失效2個陣元時的方向圖

圖6　失效3個陣元時的方向圖

圖7　失效4個陣元時的方向圖

5　結語

本文分析了陣元失效對相控陣天線低副瓣電平的影響，主要考察了失效陣元個數和失效陣元位置這兩個要素。計算機仿真結果表明，當失效陣元位于陣列兩端位置時，低副瓣電平惡化較輕，而當失效陣元位于陣列中間位置時，低副瓣電平惡化較嚴重。對于預先設計-30dB均勻副瓣電平的24元均勻直線陣，當失效陣元超過2個時，最大副瓣電平大于-20dB的概率超過0.9。該結論可以給相控陣監測與維護提供一定的指導。

參 考 文 獻

[1] 李麗嫻,胡俊毅,王建中.一種新型C波段輕型低副瓣線陣天線[J].無線電工程，2014，44(10)：55-58.

[2] 孟明霞，丁曉磊，丁克乾,等.低副瓣有源相控陣天線測試方法研究[J].遙測遙控，2011，32(4)：55-60.

[3] 黃飛，周焯，鄭巧珍.彈載相控陣自適應低副瓣雜波抑制方法[J].制導與引信，2015，36(2)：24-28.

[4] 李學森，桑成軍，沙祥.雷達對抗反輻射導彈技術綜述[J].電子信息與對抗技術，2008，23(1)：26-31.

[5] 徐朝陽，章新華，韓東,等.陣元失效條件下拖線陣波束形成的優化方法[J].系統仿真學報，2009，21(19)：6017-6019.

[6] 周志增，丁桂強，康鵬,等.基于失效陣元位置優化的天線方向圖重構[J].現代防御技術，2015，43(5)：129-134.

[7] Dolph C L. A current distribution for broadside arrays which optimizes the relationship between beamwidth and side-lobe level. Proc IRE，1946，34：335-348.

[8] Bresler A D. A new algorithm for calculating the current distributions of Dolph-Chebyshev arrays[J]. IEEE Transaction on Antennas and Propagation，1980，28：951-952.

[9] Taylor T T. Design of line-source antennas for narrow beamwidth and low sidelobes[J]. IEEE Transaction on Antennas and Propagation，1955，AP-3：16-28.

[10] Olen C A, Compton R T. A numerical pattern synthesis algorithm for array[J]. IEEE Transaction on Antennas and Propagation，1990，38(10)：1666-1676.

[11] Dufort E C. Pattern synthesis based on adaptive array theory[J]. IEEE Transaction on Antennas and Propagation，1989，37(8)：1011-1018.

[12] Suzuki Y, Chiba T. An algorithm for pattern synthesis improvenments[J]. IEEE Transaction on Antennas and Propagation,1986,34(6):825-829.

*收稿日期：2015年10月5日,修回日期：2015年11月27日

作者簡介：潘超，男，博士，工程師，研究方向：相控陣天線技術。張任，男，碩士，工程師，研究方向：相控陣天線技術。李瑞，男，碩士，工程師，研究方向：信息安全技術。

中圖分類號TN821.8

DOI：10.3969/j.issn.1672-9730.2016.04.022

Effects of Element Failure on Side-lobe Level of Phased Array Antenna

PAN ChaoZHANG RenLI Rui

(No.722 Research Institute, CSIC Wuhan430205)

AbstractArray-element can fail during working usually because of various reasons. Aimming at this question， the effects of element failure on the side-lobe level of phased array antenna are analyzed based on the model of one-dimension uniform linear array. And the number and the distribution position of the failed elements are studied. Simulation results show that the side-lobe level will deteriorate slightly when the failed elements are located at the both ends of the array， but it will deteriorate seriously when the failed elements are located at the middle of the array. For the 24-element uniform linear array with -30dB side-lobe level， the probability of the side-lobe level is higher than -20dB exceeds 90 percents when the number of failed elements is more than 2.

Key Wordsphased array antenna, element failure, side-lobe level, beamforming