50Hz工頻抑制器設計與仿真

楊揆

（海軍裝備部，陜西 西安710043）

?

50Hz工頻抑制器設計與仿真

楊揆

（海軍裝備部，陜西 西安710043）

摘要：介紹了一種基于雙T網絡和運算放大器的工頻信號抑制器的設計，用以消除測試試驗中50 Hz干擾信號，包括工頻信號抑制器的設計原理與參數計算，選擇。利用信號發生器與示波器對電路進行濾波試驗，并且與DeweSoft數據采集儀的帶阻功能進行比較。

關鍵詞：工頻干擾；抑制器；雙T網絡；同相比例運算放大器；帶寬BW；帶阻抑制器電路（BEF）

火炮電氣系統低壓信號測試中（如：后坐位移測試、依托霍爾器件電流測試、射速測試等）經常遇到50 Hz工頻干擾信號通過地線、電磁場串擾進入信號電纜，使得終端測試數據疊加進50 Hz的干擾信號，測試曲線“毛刺”偏多，誤差偏大。圖1為火炮射擊時的后坐位移信號，由于有工頻干擾信號的疊加，對位移信號峰值的讀取易產生誤差，特別在光標1和2（兩條水平虛線）之間為誤差易產生區域。

圖1　工頻干擾下的后坐位移曲線

數據采集儀的濾波器多為低通濾波器，無法濾除工頻這種特殊干擾，所以設計一種工頻陷波器，對50 Hz單一頻率進行衰減和濾除，在當前的測試工作中顯得特別重要。

工頻干擾陷波器對火炮測試過程中經常遇到的50 Hz干擾進行特定的濾除，測試曲線更加光滑、準確，便于測試數據后期分析，提高測試數據的精度。

1　50 Hz工頻抑制器設計原理與參數計算

1.1抑制器原理圖及系統組成

如圖2所示，工頻抑制器由信號帶阻電路、信號幅度調理電路、運算放大器調零電路、電源保護電路組成。

運算放大器使用前應先進行調零工作，將輸入信號Vi接地，調節R6、R11變阻器阻值，直到運算放大器的輸出端V6、V0為零（如圖2所示）。

圖2　抑制器原理圖

1.2信號帶阻電路

1.2.1信號帶阻電路特征頻率點的設計

圖2虛線左側部分為信號帶阻電路，在雙T網絡后加一級同相比例運算電路就構成了基本的二階有源帶阻濾波器（BEF）[1]。

雙T網絡的電阻、電容關系為：

R1＝R2＝2*R3＝R＝31.847 kΩ

C2＝C3＝0.5*C1＝C＝100 nF

同相比例放大器電阻關系：

比例電阻：R4＝10 kΩ，R5＝9 kΩ

運放調零電阻：R6＝10 kΩ

同相比例放大器的放大系統：A0＝1+＝1.9

利用節點法，可以得到帶阻電路傳遞函數：U6與輸入Ui幅值相位關系：

將公式（2）帶入（1）變換可得：

由（3）可得當f＝f0時Au＝0，即波形幅度衰減到零。

將R、C數值帶入：

通過有源帶阻濾波器的特性可得f0為濾波器的特征頻率點，以特征頻率點為對稱中心形成一個帶阻頻率帶簡稱BW.在這個頻率帶內波形幅度會產生不同幅度的衰減。在設計工頻抑制器時應該盡量減小BW，以免有用信號的頻率落在BW內也被衰減[3]。

1.2.2信號帶阻電路帶寬BW的計算

令f/f0＝x，帶入公式（3）得：

解得BW上限頻率為：

將A0=1.1帶入上式，得到帶阻寬度BW=0.2 =10 Hz.即帶阻濾波器會對頻率在45~55 Hz的波形進行衰減。在50 Hz時波形幅度衰減到零。在BW帶寬范圍外，波形幅度將會被放大A0倍。

圖3為信號帶阻電路頻率與幅值響應模擬實驗圖。頻率與幅值試驗結果充分驗證了上述計算結果的正確性。

圖3　不同頻率下的輸入信號衰減

1.2.3信號帶阻電路輸入頻率30 Hz、50 Hz、100 Hz的試驗仿真

通過信號發生器分別產生幅度為0.5 V，頻率分別為30 Hz、50 Hz、100 Hz的正選波加載進入信號帶阻電路的輸入端。利用示波器采集輸入Vi和輸出端V0信號波形。

由于信號發生器有一定的誤差，信號波形幅度，頻率以示波器實測為準。RMS（CH11）輸入信號有效值，RMS（CH9）輸出信號有效值，Freq（CH9）輸出信號頻率如圖4所示。

圖4　30Hz輸入輸出關系

實測頻率30.9 Hz.輸入波形有效值RMS（CH11）＝355.635 mv，輸出波形RMS（CH9）＝668.93，RMS （CH9）/RMS（CH11）＝1.88≈A0.如圖5所示。

圖5　50Hz輸入輸出關系

實測頻率52 Hz.輸入波形有效值RMS（CH11）＝358.378 mv，輸出波形有效值RMS（CH9）＝27.35 mv，RMS（CH9）/RMS（CH11）＝0.076.如圖6所示.

圖6　100Hz輸入輸出關系

實測頻率99 Hz.輸入波形有效值RMS（CH11）＝358.912 mv，輸出波形有效值RMS（CH9）＝684.907 mv.RMS（CH9）/RMS（CH11）＝1.91≈A0.

通過三個頻率波形的模擬測量可得，信號帶阻電路（有源帶阻濾波器）能夠很好的對50 Hz的頻率進行衰減，然而BW頻帶外的信號幅值將會被放大A0倍。所以為了維持采集信號的真實值，必須對信號帶阻電路的輸出V6進行調理，已達到輸入和輸出的波形幅度值一致。

2.3信號幅度調理電路

本文中信號調理電路為同相比例放大器，通過合理的配置電阻確保放大比例系數為1/A0：

通過同相比例放大器的特性方程可得：

2.3.1信號調理電路放大系數模擬仿真

同相比例放大器輸入端V6加載50 Hz，幅度1 V的正弦波形，如圖7所示。

輸入波形有效值Rms（CH11）=707.985 mv，

輸出波形有效值Rms（CH9）=373.201 mv.

圖7　50Hz信號調理電路輸入輸出關系

3　工頻抑制器總電路分析與仿真

3.1抑制器總電路輸入輸出關系

抑制器總電路輸入端Vi、V0輸出端：

頻率在BW外的信號V0=Vi*A0*1/A0=Vi；

頻率在BW內的信號被前端帶阻電路衰減，同時后端同相比例放大器的放大系數＜1，所以總電路的輸出端信號幅度進一步得到衰減。

3.2總電路對50 Hz干擾信號的濾波仿真。

（1）測試信號與干擾信號模擬

使用兩臺信號發生器分別模擬測試信號、工頻干擾信號在總電路輸入端進行疊加。

測試信號：0.2 Hz、RMS=1V正弦波；

工頻干擾信號：50 Hz、RMS=0.35V正弦波。

（2）電路輸入與輸出端信號比較

CH11為測試信號與工頻干擾信號的疊加；

CH9為50 Hz抑制器輸出端。

由下圖8可以明顯發現經過50 Hz抑制器后測試信號的工頻干擾得到有效抑制，曲線更加光滑整潔，便于后續處理計算。

圖8　帶有50Hz干擾的信號濾波前后圖

4　結束語

本文介紹一種基于雙T網絡、有源放大電路的工頻信號陷波器的設計與制作，用以消除疊加在測試信號上的50 Hz雜波信號。通過陷波器參數計算、型號選擇、實物仿真，分析了該陷波器的工作特性與陷波性能。電路線路簡單，帶寬小，抗干擾性能良好，大大加強測試系統抗干擾能力。

參考文獻：

[1]王驥，王立臣，杜爽.模擬電路分析與設計[D].北京：清華大學出版社，2012.

[2]陳宏亮，田社平，吳雪，等.電路分析基礎[C].北京：清華大學出版社，2012.

[3]王汝君，錢秀珍.模擬集成電子電路[C].南京：南京大學出版社，2000.

中圖分類號:TP274

文獻標識碼：A

文章編號：1672-545X（2016）04-0104-04

收稿日期：2016-01-12

作者簡介：楊揆（1986-），男，山東濟寧人，碩士，助理工程師，主要從事武器裝備研究。

Design and Simulation of 50Hz Power Frequency Inhibitor

YANG Kui
（Equipment Department of the Navy，Xi’an Shaangxi 710043，China）

Abstract:This article introduced design of a power frequency inhibitor based on double-T network and operational amplifier，for eliminating 50Hz interfering signal in the test experiment.The article also contains the design principle and parameter calculation and selection of power frequency inhibitor，and circuit filtering test using signal generator and oscilloscope and comparing with band elimination function of dewesoft data collector.

Key words:power frequency interference；inhibitor；Double-T network；noninverting proportion amplifier；band width；band elimination filter