電子式電流互感器模擬積分器的抗干擾設計

徐麗青，史志偉，余華武，董金才

(南京國電南自電網自動化有限公司，南京　211153)

?

電子式電流互感器模擬積分器的抗干擾設計

徐麗青，史志偉，余華武，董金才

(南京國電南自電網自動化有限公司，南京211153)

摘要：電磁兼容試驗中，電子式電流互感器的模擬積分器極易受到干擾。根據浪涌、電快速瞬變脈沖群共模干擾的特點，提出一種用于電子式電流互感器模擬積分器的抗電磁干擾措施。利用安規電容、壓敏電阻、瞬變抑制二極管改進電壓抑制電路，采用金屬膜電阻、高頻電容、高共模抑制比差分運放改進濾波回路，同時采取優化電路板布局布線、加強接地等措施，對干擾信號進行浪涌抑制、電壓鉗位、高頻濾波。試驗結果證明，該模擬積分器具有較強的抗干擾能力。

關鍵詞：電子式電流互感器;模擬積分器;電磁兼容;抗干擾;羅氏線圈;共模干擾;差模干擾

0引言

電子式電流互感器由于其絕緣結構簡單、動態范圍大、體積小、輸出信號可直接接入保護和測控裝置等優點，在智能變電站得到一定應用[1-2]。但由于變電站電磁干擾環境惡劣，導致電子式電流互感器的積分器在運行中出現異常，直接影響保護和測控裝置的安全運行，因此，提高保護用電子式電流互感器積分器的抗擾度，對電子式電流互感器的發展極其重要。

電磁兼容性是衡量保護裝置的一個重要指標。文獻[3]研究了非均勻外磁場對羅氏線圈的干擾；文獻[4]研究了一種分析外界非均勻磁場對羅氏線圈的干擾的新方法；文獻[5]研究了一種新型的采集器，通過可編程增益放大器對小信號進行處理，提高小信號的抗干擾能力。近年來，國內對電子式電流互感器的功能設計做了一些研究，但在電磁兼容方面，針對積分器抗干擾設計的文獻較少。

本文針對保護用電子式電流互感器積分器在電磁兼容試驗中出現的若干問題，從硬件電路設計的角度給出一種能抑制共模干擾、差模干擾的積分電路，以提高積分器的抗電磁兼容性能。

1電磁兼容試驗要求分析

電磁兼容試驗中，電快速瞬變脈沖群、浪涌抗擾度試驗極難通過[6-8]，這兩種干擾主要通過傳導方式傳播，本文重點分析這兩種干擾對電子式電流互感器積分器的影響。

GB/T 17626.4—2008《電磁兼容試驗和測量技術 電快速瞬變脈沖群抗擾度試驗》中規定，電快速瞬變脈沖群的波形如圖1所示，上升時間為5 ns，持續時間為50 ns。 電快速瞬變脈沖群的特點是持續時間短、頻率高。

圖1　電快速瞬變脈沖波形

GB/T 17626.5—2008《電磁兼容試驗和測量技術 浪涌(沖擊)抗擾度試驗》中規定,浪涌開路電壓波形為1.2/50 μs(波前時間/半峰值時間)，從圖2可以看出，單個浪涌騷擾能量高，持續時間較長，是一種具有極強破壞力的干擾。

圖2　開路電壓波形

2保護用電子式電流互感器工作原理

保護用電子電流互感器主要由羅氏線圈和保護裝置的采集器兩部分組成，如圖3所示。模擬積分器還原出羅氏線圈輸出的原始模擬信號，通過A/D轉換器轉換為數字信號，經現場可編程門陣列(FPGA)與中央處理器(CPU)進行邏輯判斷，在界面顯示并實現保護測控。

圖3　保護用電子式電流互感器結構示意

筆者初始設計的模擬積分回路為有源積分器(如圖4所示，圖中：GND為工作地，PGND為機殼地)，由運算放大器U2、積分電阻R1和積分電容C1構成。為了驗證積分器的抗干擾能力，需單獨對積分器回路的輸入端(+150 mV，GND)直接施加干擾(干擾極性L，N)。

圖4　改進前的模擬積分器等效電路

3保護用電子式電流互感器的電磁兼容

3.1干擾傳播途徑

在傳導干擾試驗中，干擾傳播途徑主要有共模干擾和差模干擾。共模干擾是指信號線與參考地所構成回路中的干擾電壓；差模干擾是指線與線所構成回路中的干擾電壓。

在電快速瞬變脈沖群和浪涌中，干擾可以通過模擬積分器的輸入端對保護裝置產生影響。

3.2電磁兼容對裝置的影響

裝置內部整定保護動作值為5.0 A，若模擬積分器輸入電壓為0.150 V，則裝置顯示5.0 A，保護動作。在電磁兼容試驗中，當直接對積分器施加干擾時，積分器輸入回路施加電壓為0.135 V(90%的額定電壓)，裝置顯示4.5 A，當干擾疊加到輸入回路突變量超過0.5 A，即模擬輸入電壓大于0.015 V時，則保護動作。

圖4所示的電路設計簡單，抗干擾能力較差，在施加電快速瞬變脈沖群、浪涌共模干擾以及浪涌差模干擾時，積分器回路的芯片易被打壞，導致工作失效、保護動作等。

4模擬積分器抗干擾設計

為提高積分器的抗干擾能力，積分器輸入級前端采用安規電容、壓敏電阻、瞬變抑制二極管、金屬膜電阻、高頻電容以及高共模抑制比差分運放等元器件，對干擾信號進行浪涌抑制、電壓鉗位、高頻濾波和信號隔離，以提高積分器的抗干擾能力，改進后的模擬積分等效電路如圖5所示。

圖5　改進后的模擬積分等效電路

4.1差分運放抗干擾設計

我首先在一張白紙上畫了一個銳角，拿著放大鏡對著所畫的角左照照，右照照，發現角的兩條邊變粗、變長了些，但角的度數看上去沒什么變化。為了更直觀些，我又畫了一個直角及一個大的加號，透過放大鏡看了看，發現直角都沒有變化。

為提高積分器的抗干擾能力，在積分器的輸入前置差分運放，實現積分器的隔離，如圖6所示。在差分運放的輸入端U1-，U1+前端加金屬膜電阻R31，R32，起到阻尼作用，對芯片管腳進行保護。

圖6　差分運放等效電路

在抗電磁兼容回路設計中，差分運放參數的選取非常重要，其中共模電壓、輸入阻抗、共模抑制比這3個參數的選取對抗干擾能力有一定的幫助。本文選取的差分運放的共模電壓為 600 V，差分阻抗為2 MΩ，共模抑制比為96 dB。

一個理想的差分運放能完全抑制共模信號，衡量共模信號被抑制程度的指標為共模抑制比，即

(1)

式中：Ad為差模電壓增益；Ac為共模電壓增益，理論上為0。

計算共模電壓增益，是由于差分運放在輸入差模信號的同時伴隨著共模信號輸入，因此，實際輸出電壓是差模信號和共模信號兩部分作用的結果，實際輸出電壓計算公式為[9-10]

(2)

(3)

試驗中，Ucm_diff的值必須小于保護動作的突變量。本文選取的差分運放的頻率在1 kHz以下，kcmr較大，達到96 dB，頻率大于1 kHz后，kcmr迅速下降，對高頻信號的抑制較弱，因此，在抗瞬態干擾試驗中，抑制高頻共模干擾極其重要。

4.2電壓抑制電路設計

為抑制浪涌的低頻干擾：首先，采用壓敏電阻與安規電容并聯，此回路具有抑制電壓低、通流大等特點；其次，選取壓敏電阻的容量，要根據差分芯片的共模電壓范圍來選取，本文選取的差分運放的共模電壓為600 V，因此選取520 V壓敏電阻，可將共模2 000 V電壓鉗位在520 V左右；最后，計算由共模電壓產生的差模電壓為8.2 mV，此值小于保護裝置動作值的突變量15 mV，不會對裝置產生影響。

為抑制L-N(相線與零線)間的差模干擾，采用兩級鉗位電路，如圖7所示。第1級保護電路使用47 V的壓敏電阻RV13，把干擾電壓鉗位到47 V左右；第2級保護電路采用5 V的瞬變抑制二極管TVS13，把剩余的干擾電壓鉗位在5 V左右。瞬變抑制二極管具有響應速度快、能允許大電流通過、抑制瞬態干擾能力強等特點[11-12]。

圖7　電壓抑制等效電路

4.3高頻濾波抗干擾設計

為抑制高頻干擾，采用RC型低通濾波回路，差模干擾可通過R41，C33，R42進行濾波，如圖8所示。設計低通濾波回路-3 dB截止頻率為10 kHz，能有效抑制浪涌的高頻干擾和瞬變的高頻干擾。

圖8　高頻濾波等效電路

4.4接地系統抗干擾設計

裝置單模件采用浮地系統，保護地與模擬地、數字地在物理上實現隔離，抑制外界帶來的干擾。

電路板采用4層板設計，從頂層到底層依次為信號線、電源線(+12 V，-12 V)、模擬地AGND和GND，AGND與GND通過覆銅連接在一起。

5試驗結果

改進后的模擬積分器回路中施加0.135 V的故障量，在傳導性的干擾試驗中，能通過表1的試驗等級，試驗過程中裝置能正常運行，不誤動、不拒動。

表1　EMC試驗等級水平

6結論

模擬積分器回路的抗干擾性能是保護用電子式電流互感器的一項關鍵指標，本文采用高共模電壓、高共模抑制比的差分運放回路抑制干擾：在低頻干擾階段，采用安規電容、壓敏電阻相結合，來吸收泄放的低頻能量；高頻干擾階段，通過RC濾波措施抑制干擾。試驗證明，本文設計的模擬積分器適用于小信號回路，采取的抑制措施有較好的實用價值。

參考文獻：

[1]童悅,張勤,葉國雄,等.電子式互感器電磁兼容性能分析[J].高電壓技術,2013,39(11):2829-2835.

[2]劉彬,葉國雄,郭克勤,等.基于Rogowski線圈的電子式電流互感器復合誤差計算方法[J].高電壓技術,2011,37(10):2391-2396.

[3]池立江,顏語,汶占武.非均勻外磁場對羅氏線圈的干擾研究[J].電力系統保護與控制,2011,39(15):151-154.

[4]池立江,顏語,郭穎寶.外磁場對羅氏線圈的影響分析及驗證方法[J].高壓電器,2011,47(12):71-75.

[5]牟濤,周麗娟,周水斌,等.高精度電子式電流互感器采集器的設計[J].電力系統保護與控制,2011,39(20):141-144.

[6]電磁兼容試驗和測量技術 電快速瞬變脈沖群抗擾度試驗：GB/T 17626.4—2008[S].

[7]電磁兼容試驗和測量技術 浪涌(沖擊)抗擾度試驗：GB/T 17626.5—2008[S].

[8]電磁兼容試驗和測量技術 振蕩波抗擾度試驗：GB/T 17626.12—1998 [S].

[9]牛濱,陳松景,孫晶華,等.差動放大電路共模干擾抑制能力的研究[J].哈爾濱理工大學學報,2009,14(1):92-95.

[10]童詩白,華成英.模擬電子技術基礎[M].4版.北京：高等教育出版社,2006.

[11]徐麗青,陳新之,余華武,等.智能變電站合智一體裝置的抗電磁干擾分析及設計[J].高壓電器,2014,50(11):57-62.

[12]莫付江,阮江軍,陳允平.浪涌抑制與電磁兼容[J].電網技術,2004,28(5):69-72.

(本文責編：劉芳)

收稿日期:2016-01-11；修回日期:2016-05-17

中圖分類號：TM 452

文獻標志碼：A

文章編號：1674-1951(2016)05-0001-03

作者簡介：

徐麗青(1983—)，男，山東臨沂人，工程師，工學碩士，從事電力系統硬件平臺研發工作(E-mail:xuliqing28@126.com)。