集成電路低功耗設計方法

李林華

(貴州工業職業技術學院，貴州貴陽，550008）

?

集成電路低功耗設計方法

李林華

(貴州工業職業技術學院，貴州貴陽，550008）

摘要：針對當前集成電路低功耗的需求，對當前幾種常用的低功耗設計方法和技術進行探討，包括算法優化、工藝優化、版圖優化、門級優化等，從而為當前繼承電路優化提供借鑒參考。

關鍵詞：集成電路；低功耗；方法

隨著現代節能技術的要求，如何降低設備的功耗成為重要的問題。而功耗對于一個便攜式的數字系統來講，是提高其使用性能的關鍵。通常對于數字電路的設計，首要的需求則是如何降低功耗，同時通過劃分設計結構，并不斷對其進行優化，最終得到合理的設計方案。因此，采用各種方法降低功耗，是提高設備性能的重點。本文則對數字電路設計中的低功耗方法進行了探討。

1　工藝級功耗優化

在采用工藝級的功耗進行設計中，主要采用兩種不同的技術降低功耗：

第一，按照比例縮小技術。在低功耗的設計中，通過對工藝的改進對降低功耗具有非常明顯的效果。在設計中，采用更為先進的工藝，可以使得設備的電壓消耗更小。當前，隨著電子技術的提高，系統集成度越高，其采用的器件尺度也越來越小，器件的電容也逐步的降低，從而大大的降低了功耗。而通過比例技術，其不僅可以所見晶體管的比例，同時還可縮減互連線的比例。而對于晶體管的縮減問題，可通過縮減器件的一些關鍵參數的方式，從而在維持其性能不變的同時，可采用更加小的溝道長度，保持其他的參數不變的柵壓縮（gate shrink）技術等，從而橫向的縮小器件，并縮短其延長的時間，達到最終降低功耗的目的。而對互連線進行縮小則按照比例的方式，縮小其整體的縮減。大師在縮減尺寸的同時，也帶來了很多的問題，如增加了系統的噪音，減少了電路運行的可靠性。

第二，封裝技術。通過封裝，將芯片與外界充分的隔離，從而減少因為外界的腐蝕給系統電氣設備帶來的問題。而在封裝中，對芯片的功耗影響很大。對此，采用合理的封裝技術，可有利于芯片散熱，從而降低功耗。如在多芯片中，由于芯片間的接口單元消耗很多能耗，采用多芯片封裝的方式，先降低I/O接口的功能，其次減小電路延遲問題，最終達到優化電路的目的。

2　電路功耗優化

對電路級的功耗通常為動態邏輯設計。在CMOS電路中，通常包括很多的電路邏輯結構，如動態邏輯、靜態邏輯等，不同的邏輯結構具有不同的功能。在動態邏輯結構中，其包含著非常突出的邏輯結構。在靜態 CMOS中，每個輸入都要連接一個MOS，邏輯的消耗比較大；在動態的 CMOS 邏輯中國，則將電路分為N和M兩種溝道，如其中的N動態邏輯為例，如圖1所示。

圖1　動態N型邏輯圖

在圖1中看出，PDN為下拉的單元，由NMOS 組成。動態電路通過時鐘信號進行控制，從而進行預充電模式和求值模式之間的切換。在該邏輯控制中，其所學的晶體管的數目非常少，同時其開關的速度也比較快。

3　版圖級低功耗優化

在采用該方法進行優化設計中，必須同時對互連線和器件進行優化。對器件的優化主要是根據集成電路工藝的發展而發展起來的。其器件的尺寸越小，所耗費的能耗則是越低。而互連是將各個不同的期間都全部連接在一起，如何消除互連帶來的影響則是關鍵。對早期的集成電路來講，采用晶體管對開關速度進行控制不是很理想，導線橫截面積較大，阻抗較小，功耗也低。而隨著工藝的發展，晶體管對開關的控制也越來越優秀，但是其橫截面卻越來越大，導致導線的RC 延遲增加，使得邏輯門也被延遲。對此，在信號布線的時候，通常將橫截面大且間距較大的頂層金屬來布線，從而降低延時和能耗。

4　門級低功耗優化

在門級優化當中，其主要是依靠路徑平衡、單元映射、時序調整、公因子提取等技術進行優化，在本文則只對單元映射和公因子提取進行介紹。

4.1單元映射

對單元映射來講，其是在對電路進行設計的時候，從門級網表到邏輯單元的布局布線進行實現。在實現中，選擇基于圖模式匹配的映射單元或者映射算法，有利于很好的降低電子設備的功耗。通常映射單元來講，如果采用手工輸入的方式，對電路進行門級綜合時，可以選擇具有低功耗的單元庫來降低其功耗；也可通過采用較小負載的漏記單元對內部活動性較高的節點進行控制，從而達到降低整體功耗的目的。

4.2公因子提取

在該方法中，公因子提取是比較常用的方法。通過該方法可有效的簡化電路的邏輯網絡，并減小電路的翻轉問題，提到電路的穩定性，同時達到降低功耗的目的。在電路的設計中，采用不同的邏輯結構可實現同樣的邏輯功能，但是對不同的邏輯結構來向，高翻轉率的信號越靠近輸出端，其經過的器件越少，信號的負載也就越少，損失的功耗也就越低，電路也就更加穩定。如傳統的函數F:

如果其中a、b的信號翻轉高，則可提取公因子，從而最終達到讓信號a、b靠近輸出端，達到盡可能經過更少的器件，其簡化的函數則變為：最后通過不同的邏輯關系，實現信號的通過與門。

5　系統功耗優化

在系統級的功耗設計中主要包括以下幾點方法：

第一，合理對軟硬件進行劃分。對系統設計來講，軟硬件是從抽象的角度對系統進行設計，從而實現了電路不同的邏輯功能集合。在該優化中，可以包括對系統任務的描述、軟硬件的綜合協同和仿真等，從而綜合設計選擇低功耗的方案。

第二，功耗管理。在該部分的設計中，主要是對電路的工作模式進行設計，將電路中的閑置功能掛起，減少對整個電路能耗的浪費，達到降低功耗的目的。由此可以將其分為動態和靜態的管理，其中動態是借助其中的調度系統，從而使得不工作的或者沒有操作的功能直接進入到休眠的狀態，當休眠結束之后，在喚醒其功能。而靜態功耗管理則是對整個系統的工作狀態進行監測，并對系統的待機模式功耗進行管理。

第三，指令優化。該部分主要是通過選擇合理的指令或指令長度等實現對指令速度的讀取，并降低信號的翻轉，最終實現低功耗。

6　結語

對系統的低功耗設計來講，還包含很多的方法，本文僅僅對其中的部分降低功耗的方法進行探討，以此希望通過這些技術為功耗的降低提供系統性的方案。

參考文獻

[1] 唐輝,賈曉華.基于ARM的嵌入式計算機系統的低功耗設計與實現[J] . 電子技術,2012,01:44-46.

[2] 趙賀.單片機系統設計中低功耗的探討[J] . 自動化與儀器儀表,2009,06:66-68.

[3] 董藝.基于單片機的嵌入式系統的低功耗設計問題[J] . 海南大學學報(自然科學版),2009,04:382-385.

Low power design method for integrated circuits

Li Linhua
(Guizhou industry Career Technical College,Guiyang,Guizhou，550008)

Abstract：According to the demand of low power consumption of the integrated circuit,to current several commonly used low power design method and technology are discussed,including algorithm optimization, process optimization,layout optimization,gate level optimization,thus the inheritance circuit optimization to provide the reference.

Keywords：integrated circuit;low power consumption;method