基于FPGA的智能變電站實時監控系統高速視頻數據傳輸

方文崇，梁壽愚

（中國南方電網有限責任公司 廣東 廣州 510000）

基于FPGA的智能變電站實時監控系統高速視頻數據傳輸

方文崇，梁壽愚

（中國南方電網有限責任公司 廣東 廣州 510000）

在變電站的各種數據信息中，大量視頻圖像數據的高速傳輸和實時處理是視頻監控系統的關鍵。為此提出一種基于FPGA的高速紅外視頻數據傳輸及快速并行處理的系統方案。以Xilinx的VIRTEX-5 FPGA為核心，以光纖為通信載體，4路紅外1280*721高動態范圍的紅外視頻圖像輸入到FPGA，構成4路視頻圖像的接收、處理、2路圖像輸出的物理平臺。經多次仿真和實驗測試，圖像傳輸、CAN通訊達到了預期的功能，且圖像顯示效果良好，適用于各種多路大量數據的高速遠程傳輸。

FPGA；Aurora；CAN總線；視頻監控；光纖通信

在變電站中，為了保證現場環境、設備外部狀況的全面監測，需要安裝大量的攝像頭進行晝夜監控，攝像頭采集的視頻數據量比其他的環境狀態數據、設備狀態數據量要大得多。數據信息的快速傳輸是站內狀態實時監控實現的重要基礎，也是智能變電站信息一體化平臺實現的重要基礎[1-2]。變電站中，對站內的通信系統而言存在著大量的干擾源，信息的高速、準確、遠程傳輸面臨著極大的挑戰，對高速傳輸技術的研究及應用對建立變電站信息一體化平臺有著重要的意義[3-4]。

為此提出以光纖為載體，以Aurora協議[5-6]為通信實現的核心，基于FPGA完成高速傳輸及并行處理變電站多路紅外視頻數據的方案。系統通過紅外攝像頭采集視頻數據并從攝像頭輸出接口輸出，再送到適配器，將攝像頭輸出接口的協議轉換為Aurora協議并將數據送出光纖。然后由FPGA將多路光纖數據接收并實現并行處理后存儲到SRAM中去，然后，從SRAM中讀出圖像數據并輪流發送到遠程監控中心，同時為了滿足智能變電站過程層的相關需要，實現CAN總線接口以完成系統和其他站內設備間的通信，實現設備間的互動[7]。

1 視頻監控總體設計方案

整個視頻監控系統主要包括視頻圖像的采集，接口轉換，圖像處理，本地端顯示，光纖傳輸和遠端監控中心顯示幾個部分。由紅外攝像頭采集到的圖像，經過適配器將攝像頭的輸出接口信號轉為光纖接口的信號輸出，再在FPGA圖像處理平臺進行基本算法處理和壓縮后，輪流從一路光纖傳輸到遠端監控中心，另一路在CAN總線接口的命令下選擇四路輸入圖像中的一路經過另一根光纖傳輸出去，CameraLink接口實現圖像的本地端顯示，用于調試，將接收到的某路圖像或者處理后的圖像數據發送到帶圖像采集卡的PC上進行顯示。如圖1，系統的總體結構框圖，FPGA圖像處理平臺的設計主要包括視頻數據的高速收發、視頻處理邏輯的設計（包括視頻流的處理、視頻的本地端顯示等）、SOPC的設計以實現CAN總線接口。

圖1 系統總體結構框圖

2 FPGA圖像處理硬件平臺

系統硬件平臺以Xilinx的VIRTEX-5（xc5vlx50t-1ff665）[8-9]為核心，外圍器件主要有存儲設備SRAM、CAN總線收發器、光纖頭、CameraLink接口。采用具有CameraLink接口的攝像頭來采集視頻數據，適配器將CameraLink接口的信號轉換為Aurora協議的信號，在經過光纖模塊及光纖傳輸到FPGA圖像處理平臺，FPGA圖像處理平臺將圖像數據存儲到SRAM中，然后通過光纖輪流發送到遠端監控中心，另一路直接將接收到的未經過處理的某路圖像經光纖發送出去[10-12]。FPGA圖像處理平臺的系統硬件架構框，如圖2所示。

圖2 系統硬件架構框圖

該系統包括了視頻傳輸、視頻流處理、CAN總線通信等三大功能，其中視頻數據的傳輸和處理都屬于邏輯設計，CAN總線需要用微處理器來實現，屬于嵌入式系統設計。系統采用了自頂向下的設計方式，頂層模塊用原理圖來描述，邏輯部分底層模塊用VHDL實現，而處理器硬件平臺以及軟件部分在ISE中就是XMP文件，將其生成原理圖子模塊后可以在頂層直接調用。

圖2是系統的總體框圖，包括了以Microblaze微處理器為核心的嵌入式模塊BlazeSysem及視頻圖像傳輸及處理存儲等模塊。其中，BlazeSysem模塊包括了硬件平臺及程序（ELF文件），實現了CAN總線的通信功能，從CAN總線接收命令報文并解析后對視頻傳輸及處理系統進行控制，同時，采集系統的狀態信息并輸出到CAN總線上。視頻傳輸部分主要用Aurora IP核完成光纖上的高速串行數據流轉換為并行數據，然后解碼后再進行圖像處理，圖像處理完成14位的紅外圖像轉為8位的圖像、字符波門信息的疊加等，再存儲到SRAM中[13]。之后輪流讀取SRAM中的圖像通過Aurora及光纖發送到遠程監控中心。另一路圖像直接從光纖輸入端后的二選一模塊輸出到 CameraLink接口發送到本地端的CameraLink接口的圖像采集卡上，然后在PC的上位機上顯示視頻圖像。

3 多路視頻的傳輸及處理

邏輯部分主要完成了四路視頻數據的接收、處理、存儲、輪流發送等功能。其中，每幀視頻圖像的格式為1 280*721* 16 bit，分為721行數據，每行數據為1 280個像素，其中第一行數據為控制行數據，傳輸的是幀頭標志及控制和狀態信息，用以識別一幅圖像的開始，其他720行為圖像行數據，行間隔約為120個周期 （在這期間內，Aurora不發用戶數據），幀間隔約為240 k個周期，幀頻為100 fps。圖像有效數據為1 280*720*14 bit，即在125 MHz的并行同步時鐘下，Aurora并行接口每次傳輸16位數據，而在圖像數據中高兩位無效（默認為0），控制行數據有效位為16位。Aurora工作在幀模式下，2.5 Gbps的串行傳輸速率，Aurora每幀數據為1 280個16位數據，即為圖像的一行數據。

其中，因為FPGA的并行處理特性，輸入的四路視頻圖像數據處理過程為并行處理，這樣比基于CPU的圖像處理要快得多[14]。單路圖像的傳輸及處理過程框圖，如圖3所示。

圖3 單路視頻圖像的傳輸及處理

其中，在圖像處理過程中，嵌入式系統影響著其中的處理流程，并且將處理的關鍵模塊的狀態信息反饋到嵌入式系統。各個模塊及主要功能如下：

Aurora模塊，是Xilinx提供的IP核，封裝了FPGA內部的高速串行收發器，將高速傳輸的實現簡單化，完成了視頻圖像數據的接收、發送功能。

模擬圖模塊：其數據格式與Aurora接收端的格式一致，該模塊可以用于仿真、調試、通道斷開時的輸出。

解碼模塊：主要完成對幀頭的識別，并產生對每個數據的同步計數，實現對數據流中的有效數據的定位，為后級的圖像處理和存儲做準備。

圖像處理模塊：完成字符波門等信息的疊加（可選），將14位圖像轉變為8位。

圖像壓縮存儲：8位圖像合并為 16位圖像并存儲到SRAM中，主要為了有效地利用Aurora的16位并行接口數據從而提高光纖帶寬的利用率。

其后，在全局SRAM全局控制模塊的控制下進行SRAM的讀取和輪流發送。上述是單路視頻圖像傳輸及處理的過程，因為FPGA內的圖像傳輸及處理是并行的，其他3路圖像的處理過程與上述過程完全相同。

4 高速傳輸和圖像視頻發送

Rocket IO是Xilinx FPGA系列芯片內部集成的可編程高速串行收發器硬核，在VIRTEX-5系列FPGA中稱為GTP，支持的速率范圍在100M～3.2Gbps，支持多通道綁定，本系統使用的芯片在內部包含8個GTP，GTP在芯片內部以DUAL的形式存在（即GTP_DUAL），一共有4個GTP_DUAL[15]。根據需求，四路視頻數據輸入，兩路輸出，需要使用6個GTP，該芯片滿足高速傳輸方面的需求。

在FPGA中進行的圖像處理主要是將14位精度的輸入紅外視頻圖像轉變為8位的視頻圖像，圖像數據量壓縮為輸入的一半，據使得輸出端能夠在保證一定幀頻的要求下發送多路圖像。FPGA中的圖像處理算法實際是對視頻流的處理，在存儲前就完成處理，每個像素的運算在幾個周期內完成，同時這樣的處理與基于CPU和存儲器的復雜算法處理有著很大的區別，為了保證傳輸過程的實時性，不易于實現復雜的算法，主要在空域進行處理。故而并行、高速、簡單是基于FPGA視頻流的算法處理的特點。

為了實現圖像的輪流發送，需要輪流讀取4塊SRAM的數據，輪流發送的幀頻為100 fps，即A、B、C、D一個輪流讀周期為10 ms，輪流產生2.5 ms的讀周期高電平脈沖，在這個高電平期間。輪流發送時候需要對異步數據進行控制，這時需要解決異步時鐘的問題使得四路圖像同步傳輸。這里采用了異步FIFO來解決此問題，FIFO的輸入端是讀出的數據和相應的時鐘，FIFO的輸出端是從FIFO輸出的數據和同一個時鐘，這樣四路圖像能和同一個時鐘同步，能夠實現圖像的輪流發送。

5 仿真實驗與測試

在FPGA的設計中，在ISE中嵌入了ISIM工具可以專門用于仿真，同時SOPC設計中也可以使用仿真來測試嵌入式軟件代碼功能上的正確性，大大縮短了開發的時間。在高速串行傳輸核心IP Aurora的使用中，因為Aurora IP不容易調試及使用，故而可以先用仿真的方式來保證功能上的正確性，然后才實際應用到FPGA板上。Aurora仿真中，LOOPBACK模式下并行接口接收到的一幀數據，如圖4所示。

圖4 仿真中Aurora收到的一幀數據

為了實現圖像采集卡顯示Aurora接收端的數據，需要將Aurora并行接口的數據轉成CameraLink接口格式的數據。根據Aurora發送的圖像格式，用狀態機檢測出一幅圖像的幀頭，然后用計數的方式得出幀尾，由此產生 FVAL信號。Aurora每幀數據即是一行圖像數據，根據Aurora接收端的RX_SOF_N和 RX_EOF_N產生行有效信號 LVAL，再由RX_SRC_RDY_N信號取反后產生DVAL，這樣就能夠生成CameraLink接口所需的時序，從而能夠顯示出圖像。

生成的CameraLink接口的時序圖，如圖5所示。

圖5 CameraLink接口的時序圖

根據上面的 CameraLink接口的時序就可以實現用CameraLink接口的圖像采集卡來顯示本地端接收到的圖像。與攝像頭結合工作時，在圖像采集卡ADLINK的上位機顯示的接收到的變電站內的視頻圖像，如圖6所示，8位圖像的顯示，顯示了輪流發送的四路視頻圖像中的一路。從上位機顯示界面可以看出，幀頻為100幀，保證了輪流發送的每路視頻圖像的幀頻為25幀，滿足于視頻監控的對于幀頻需求。

6 結 論

文中提出一種基于FPGA的高速視頻數據傳輸以及并行圖像處理方案，系統通過紅外攝像頭采集視頻數據并從攝像頭輸出接口輸出，再送到適配器，將攝像頭輸出接口的協議轉換為Aurora協議并將數據送出光纖。然后由FPGA將多路光纖數據接收并實現并行處理后存儲到SRAM中去，然后，從SRAM中讀出圖像數據并輪流發送到遠程監控中心，同時為了滿足智能變電站過程層的相關需要，實現CAN總線接口以完成系統和其他站內設備間的通信，實現設備間的互動。

圖6 采集卡的顯示結果

[1]王冬青，李剛，何飛躍.智能變電站一體化信息平臺的設計[J].電網技術，2010，34（10）:20-25.

[2]周鄴飛，徐石明.智能變電站數據中心初探[J].電力系統自動化，2011，35（18）:57-61.

[3]楊臻，趙燕茹.一種智能變電站一體化信息平臺的設計方案研究[J].華北電力大學學報，2012，39（3）:59-64.

[4]劉冬梅，趙宇明.高動態范圍圖像梯度壓縮算法[J].計算機工程，2009，35（20）:210-211.

[5]李光春.基于FPGA的視頻采集及實時顯示系統設計 [J].計算機測量與控制，2015，23（11）:3810-3815.

[6]徐振國，李 欣.基于EPM1240的SDRAM控制器的設計[J].電子設計工程，2012，20（2）：114-117.

[7]賀敬．基于FPGA和DSP的機載高清VGA視頻采集系統設計與實現[J].計算機測量與控制，2014，22（5）：1632-1634．

[8]蘇永春，汪曉明．智能變電站全景數據采集方案[J].電力系統保護與控制，2011，39（2）:75-79．

[9]焦峰，秦立軍，郝祎.智能箱式變電站 GPRS通信技術研究[J].電氣時代，2011（10）：62-64.

[10]王財寶，盛戈，曾奕，等.基于 ZigBee技術的導線接頭溫度集群監測[J].電力自動化設備，2009，29（11）:45-49.

[11]郭謀發，楊振中，楊耿杰，等.基于 ZigBee Pro技術的配電線路線網絡化監控系統[J].電力自動化設備，2010，30（9）: 105-110.

[12]樊陳，倪益民，竇仁暉.智能變電站過程層組網方案分析[J].電力系統自動化，2011，35（18）:67-71.

[13]樊陳，倪益民，竇仁暉，等．智能變電站信息模型的討論[J].電力系統自動化，2012，36（13）:15-19.

[14]王云茂，張春欣.智能變電站二次系統試驗技術探討[J].電力與電工，2010，30（2）:19-22.

[15]王冬青，李剛，何飛躍.智能變電站一體化信息平臺的設計[J].電網技術，2010，34（10）:20-25.

High-speed transmission of video data for real-time monitoring system in substation based on FPGA

FANG Wen-chong，LIANG Shou-yu
（China Southern Power Grid Company Limited，Guangzhou 510000，China）

In the substation，the high-speed transmission and real-time processing of the large number of video image data is very important to the video monitoring system.This paper proposed a system program which realizes high-speed transmission of infrared video data and fast parallel processing based on FPGA.A hardware platform with Xilinx VIRTEX-5 FPGA as the core chip and optical fiber as the communication carrier is designed.On the hardware platform，4 channels of high dynamic range vedio images with length of 1280 and width of 721 are transmitted to FPGA.processing of 4 channels of image and transmittion of 2 channels of video image.After many times of simulation and practical test,the transmission of images and communication through CAN bus realize the anticipate function,and the visual effect of the image is good.It is suitable for high-speed remote transmission for multiple channel and large amounts of data.

FPGA；Aurora；CAN BUS；video monitor；optical fibre communication

TN99

A

1674－6236（2016）23-0139-04

2016-04-11稿件編號：201604095

國家863項目（2012AA050801）

方文崇（1986—），男，廣西貴港人，碩士，中級工程師。研究方向：電網調度自動化。