GNSS射頻芯片中小數分頻技術研究

李鑫 黃海生

摘 要： 針對GNSS射頻前端PLL頻率綜合器中的低雜散小數分頻問題，提出了分別基于累加器結構和MASH1?1?1 Δ?∑結構的兩種小數分頻調制器實現方案。進而選取3.996 MHz為GNSS射頻前端模擬中頻頻率，16.368 MHz為PLL頻率綜合器參考頻率，在GPS L1和BD?2 B1頻點上對30級累加器級聯結構和MASH1?1?1 Δ?∑結構的輸出功率譜進行分析，并在此基礎上對它們的小數雜散特性進行了對比研究。結果表明，MASH1?1?1 Δ?∑結構具有噪聲整形功能，可將小數雜散由低頻段推至高頻段，從而在低頻段獲得更優的雜散特性。由于高頻段的雜散可被PLL環路濾波器濾除，故MASH1?1?1 Δ?∑結構更適合用在基于PLL的頻率綜合器中。

關鍵詞： 小數分頻； 累加器； MASH1?1?1 Δ?Σ調制器； 小數雜散

中圖分類號： TN402?34 文獻標識碼： A 文章編號： 1004?373X（2016）05?0055?03

0 引 言

射頻芯片是全球導航衛星系統（Global Navigation Satellite System，GNSS）接收終端的核心部件，其需要將天線接收到的極微弱的衛星信號進行濾波、放大、下變頻，進而對下變頻得到的模擬中頻信號進行A/D轉換，從而生成數字信號供基帶電路處理[1]。通常用于下變頻的本振頻率是由頻率綜合器對參考基準頻率倍頻得到的，倍頻后的本振信號與接收到的GNSS射頻信號作用于混頻器即可得到模擬中頻信號。如圖1所示，頻率綜合器實際上可由一個鎖相環（Phase Locked Loop，PLL）實現[2]。在環路鎖定狀態下，[fo=N.F×fi，]即頻率綜合器的倍頻系數等于分頻器的分頻比。在很多情況下，由于所期望的本振頻率與參考基準頻率并非整倍數關系，因此分頻器的分頻比通常為小數[N.F，]這就在環路中引入了小數雜散[3]。由于小數雜散通常在環路帶寬內，無法通過環路濾波器濾除，因此會導致輸出的本振信號出現雜散頻率，并最終使混頻后得到的模擬中頻信號頻譜純度變差[4?5]。鑒于此，就要求用于頻率綜合器中的小數分頻器在環路帶寬范圍內引入的小數雜散盡可能小。本文重點研究了基于累加器結構和基于MASH1?1?1 Δ?Σ結構小數分頻調制器的輸出功率譜特性，結果表明，后者在低頻段抑制小數雜散的效果更為理想。

3 結 語

累加器結構的小數分頻調制器可控制分頻比在兩個值（N和N+1）之間跳變；而MASH1?1?1 Δ?Σ結構則可控制分頻比在多個數值之間跳變[7]。因此，后者可將小數分頻器產生的噪聲由低頻段推至高頻段，其具有噪聲整形功能。而高頻段的噪聲可被PLL環路濾波器濾除，從而較好地抑制小數雜散，故MASH1?1?1 Δ?Σ結構更適于用在PLL頻率綜合器中。而累加器結構的小數分頻調制器結構簡單，設計實現更容易，并且僅通過提高參考頻率就可以在時域將抖動降得很低，因此將其更多用于通信中的時鐘數據恢復電路中[7]。

參考文獻

[1] TSUI J B Y. Fundamentals of global positioning system receivers： a software approach [M]. Hoboken： John Wiley & Sons， 2000.

[2] RAZAVI Behzad.模擬CMOS集成電路設計[M].陳貴燦，譯.西安：西安交通大學出版社，2003.

[3] 吳恩德，王志華，張利，等.分數N頻率綜合器的雜散分析[J].清華大學學報（自然科學版），2004（7）：958?961.

[4] LAUER A， FOLLMANN R， QUIBELDEY M， et al. A fractio?nal?N PLL spur and phase noise simulator [C]// Proceedings of 6th European Microwave Integrated Circuit Conference. Manchester： IEEE， 2011： 418?421.

[5] XU Z L， GYU L J， MASUI S. Self?dithered digital Δ?Σ modulators for fractional?N PLL [J]. IEICE transactions on electro?nics， 2011， 94（6）： 1065?1068.

[6] 楊辰光.應用于GPS中的Σ?Δ小數分頻電路的研究[D].西安：西安電子科技大學，2012.

[7] 李鑫，黃海生，惠楠，等.一種E1時鐘數據恢復電路的設計[J].西安郵電學院學報，2012，17（3）：67?72.

[8] 晏敏，徐歡，喬樹山，等.小數分頻頻率合成器中Σ?Δ調制器設計與實現[J].湖南大學學報（自然科學版），2014（10）：91?95.

[9] ZHANG Yuanyuan， JIANG Yanfeng. Noise shaping Σ?Δ modulation techniques and models simulation [C]// Proceedings of 2006 8th International Conference on Solid?State and Integrated Circuit Technology. Shanghai， China： IEEE， 2007： 1471?1473.

[10] VENGATTARAMANE K， CRANINCKX J， STEYAERT M. Analysis of fractional spur reduction using Σ?Δ noise cancellation in digital?PLL [C]// Proceedings of 2009 IEEE International Symposium on Circuits and Systems. Taipei， China： IEEE， 2009： 2397?2400.

[11] GARDNER F M. Phase lock techniques [M]. 3rd ed. Hoboken： John Wiley & Sons， 2007.