基于SOPC技術的數字圖像處理設計

摘 要本課題研究的內容是在現場可編程邏輯器件（FPGA）平臺中，基于32位軟核處理器 NIOS II，通過CMOS攝像頭采集數據，呈現在VGA顯示終端上實現圖像實時采集、顯示、變換、拍照存儲等功能。利用FPGA的高速數據處理能力，對拍照的圖片實時的采集、處理、變換；NIOS II作為微控制器，對于采集的數據以bmp格式保存到具有FAT32文件系統的SD卡上。本設計中NIOS II軟核處理器是以軟核的形式嵌入到FPGA中，實現了SOPC技術（片上可編程系統），在單片FPGA上實現了整個硬件算法和微控制器的控制過程。

【關鍵詞】SOPC技術 數字圖像處理

本課題是MCU與FPGA的有效的結合。本系統的是在一片FPGA芯片上，集成了軟核NIOS II微控制器模塊，集成了高速數據采集顯示模塊，高速的圖像處理模塊，是一個不折不扣的片上可編程系統（SOPC）。利用FPGA的高速數據處理能力來處理攝像頭數據采集、圖像的變換，利用嵌入式MCU（即軟核NIOS II）實現整個系統的控制以及外設的驅動，充分發揮各自的優勢。

1 總體方案設計

系統的總體框圖如圖1所示。

在Altera公司的FPGA芯片中嵌入NIOS II軟核，作為系統的控制中樞。NIOS II是著名半導體廠商Altera公司設計的以硬件描述語言HDL形式提供的32位微處理器IP核，可以自由定制內核、外設控制器，可以和HDL語言編寫的數字模塊一起，燒錄在一片FPGA芯片上，實現片上系統（SoC）。攝像頭信號的采集、圖像的分析處理直接通過VerilogHDL編寫的硬件模塊實現，充分利用了FPGA芯片高速的并行處理能力。

2 系統的設計

2.1 NIOS II CPU模塊設計

NIOS II CPU模塊是在Quartus II中利用SOPC Builder設計工具來設計，主要是添加了NIOS II軟核處理器的內核，數據讀取IP核以及一些外設控制器。

2.2 CMOS攝像頭捕獲模塊設計

CMOS攝像頭捕獲模塊是通過VerilogHDL語言編寫，主要完成行、場同步以及水平和垂直的計數。模塊的輸入接口是對應的攝像頭的硬件接口，輸出接口是對應到圖像變換模塊的輸入接口。因為本設計中，CMOS的圖像數據是要經過變換之后，才存儲到SDRAM之中的，也是本設計的一大亮點。

2.3 圖像變換模塊

由于時間限制和項目規劃，本項目只設計了灰度變換和去色變換，執行效果明顯，變換后的圖像實時顯示在VGA顯示器上，沒有任何延遲和卡頓。此模塊的適當開發，有助于提升項目的應用價值和擴展功能。iswitch端口為變換模式切換信號，可以實時改變變換的模式。

2.4 四端口SDRAM控制器模塊

本模塊設計了2個數據寫入端和2個數據讀取端，采用VerilogHDL語言編寫，實現的功能是將外部SDRAM作為硬件FIFO存儲數據。

2.5 NIOS II控制部分軟件設計

NIOS II作為32位CPU內核，在本設計中是控制整個系統運行的核心部分。軟件設計是在NIOS II Software Build Tools for Eclipse中設計完成的

3 系統的實物圖和功能測試

如圖2所示。

4 總結

FPGA平臺下，SOPC的設計方法在推廣上，還有不少的難度，還有不少的工作要做。希望我們的工作僅僅是一個開端，起到拋磚引玉的作用，希望有越來越多的好的設計出現。

參考文獻

[1]郝建國，倪德克，鄭燕.基于NIOSII內核的FPGA電路系統設計[M].北京：電子工業出版社， 2010.

[2]夏宇聞.Verilog數字系統設計教程（第2版）[M].北京：北京航空航天大學出版社，2008（6）.

[3]潘宗樹.基于NIOSII的SOPC系統設計與研究[D].武漢科技大學，2007.

作者簡介

李寶平（1984-），男，安徽省蕪湖市人。現為南京航空航天大學金城學院講師，主要從事SOCP嵌入式系統研究。

作者單位

南京航空航天大學金城學院 江蘇省南京市 211100