一種DDS產生可切換調制信號產生方法

錢敏　劉楊麟

摘要：本文首先介紹了DDS（直接數字頻率合成器）的基本原理和線性調頻信號的優點。然后又介紹了一種基于DDS的線性調頻信號的產生方法，此方法利用FPGA和CPU作為信號控制器，其靈活的可編程能力，可以方便進行遙控和本控信號的切換，產生不同性能指標的線性調頻雷達信號。

關鍵詞：DDS FPGA 調制信號

中圖分類號：TN741 文獻標識碼：A 文章編號：1007-9416（2016）08-0117-02

1 引言

直接數字式頻率合成器（Direet Digital Synthesis），簡稱DDS，是一項較新的數字化頻率合成技術，它隨著數字集成電路的發展而出現并迅速走向實用。較之通過用分立元器件模擬合成頻率源的方法，DDS集成度高，體積也相對較小，頻率轉換能力和頻率分辨率都高，工作頻段寬，可編程、全數字化易于集成等優點，具有廣闊的應用前景[1]。

2 DDS的基本原理

DDS主要由相位累加器，波形存儲器，D/A數模轉換器和低通濾波器組成，原理圖1所示。

DDS需要一個高穩定度的晶體振蕩器，提供DDS各部分的同步信號以及處理的源信號，自身主要部分是數字電路。頻率控制字控制相位累加器，產生信號的相位信息，再利用查表的方法通過波形存儲器產生數字信號，然后利用高速數模轉換器轉換存儲器中的數字正弦波轉換成模擬信號，最后通過低通濾波器輸出信號。當頻率設置數據為K，時鐘頻率為Fclk，相位累加器位數為N時，DDS輸出的信號頻率為：

因為DDS是數字化系統，其產生信號的參數：頻率f、相位Φ、幅度A都是數字信號，所以該系統產生信號的相位噪聲比傳統的模擬頻率合成技術要低得多。而且，直接數字頻率合成系統沒有任何反饋支路，是一個開環的系統，它的轉換速率理論上是采樣速率，即Fclk的一半，所以它速度極快[2]。

3 線性調頻信號的產生

雷達的作用距離和分辨率一直是一對固有矛盾，大時帶積信號能夠有效的解決這一矛盾。線性調頻信號是通過非線性相位調制或線性頻率調制來獲得大的是時寬帶寬積。

3.1 線性調頻信號及其正交調制

線性調頻信號是指持續期間頻率連續線性變化的信號，其數學表達式可寫成：

3.2 線性調頻信號產生的原理及方法

該WG信號產生電路主要技術指標：（1）WG分遙控和本控兩個大的狀態，通過RL/LC切換這兩種狀態。遙控狀態主要是雷達處于正常工作、系統仿真和聯調時使用，WG主要由外來信號控制；本控狀態主要用于WG的單機調試和故障判斷用。（2）產生的線性調頻信號中心頻率為36M，信號帶寬4M。（3）相位噪聲≤-113dBC/Hz@1KHz。

WG電路框如圖2所示：主要由DDS及控制電路、本地時鐘產生電路、DDS時鐘電路、濾波及放大電路四部分組成，下面分別介紹。

3.2.1 DDS及控制電路

該部分是信號產生的核心，我們選用了AD公司生產的AD9955，AD9955DAC高達14位、輸出頻率能達到400MHz，同時其相位噪聲≤-125dBC/Hz@1KHz?？刂齐娐酚蒄PGA和CPU組成，通過遙控和本控的要求，使用外部時序、時鐘和內部時序、時鐘。外部時序和時鐘由系統供；內部時序由FPGA根據設置產生，內部時序由電路中的晶振產生。根據設定的方式，FPGA向DDS提供頻率控制碼及相位控制碼，工作時，控制部分按設定的時序，改變DDS頻率控制碼，而且為了保證兩路信號保持固定的相位關系，必須同步改變DDS兩路信號的頻率控制碼。開機初始化后根據工作方式管腳的狀態給DDS寫入工作方式字和頻率字，進入主循環。檢測遙控、本控信號，判別工作方式管腳有無變化。有變化重新寫入方式字和頻率字，無變化跳出，繼續循環檢測，判別工作方式管腳有無變化。

3.2.2 本地時鐘產生電路

圖3提供本地時鐘的電路。遙控工作時，控制使能（CPLD輸出）為高電平，N3關閉，無電流輸出，不向晶振G1提供工作電壓，晶振無信號輸出，系統使用外部時鐘工作。關閉本地時鐘，使之無信號輸出，同時可以起到減少時鐘串擾的作用。本控調試時，控制使能為低電平，N3輸出+5V工作電壓，晶振G1工作，輸出100MHz信號。外部時鐘和本地時鐘都輸入CPLD中，通過外部遙控/本控信號進行切換，供CPLD作工作時鐘，同時選擇其中一路輸出供DDS作時鐘。

3.2.3 DDS時鐘電路

由于FPGA和DDS使用的時鐘頻率不同，在電路中使用了一個三倍頻倍頻器電路圖4所示：

通過倍頻和LC低通濾波，產生DDS時鐘300M。

3.2.4 濾波和放大電路

DDS產生的中頻信號差分輸出，差分信號有利于抗共模干擾。經過變壓器T2后，轉換為單端輸出。經過兩級單片放大器MSA-1105放大到15dBm。為抑制帶外雜散信號，將放大后的信號經過Z1帶通濾波。

Z1主要指標如下：

（1）中心頻率：f=32MHz；（2）帶寬：4MHz；（3）帶內差損：小于0.2dB。

4 系統的性能分析

DDS的相位累加器的精度與相位調諧字長L的關系，如下式所示：

AD9954，字長為32位，則。

可見該系統相位誤差非常小，具有相當高的相位準確性。DDS的轉換速率取決于系統時鐘，本系統時鐘達到300MHz，滿足指標要求。經過濾波和放大能達到最后15dBm的輸出要求。

5 結語

采用FPGA控制DDS產生線性調頻信號，能夠滿足系統可切換工作狀態的要求。且具有靈活性好，相位連續性好，體積小，重量輕，實現簡單等明顯優點。

參考文獻

[1]陳世勇，張娟，韓孝力，等.40MHz射頻信號源的設計與分析[J].電路與系統學報[J].2010（6）：22-26.

[2]胡力堅.基于DDS的任意波形發生器設計與實現[D].西安電子科技大學，2009.