基于uvm驗證方法學的盲均衡器驗證

牛文升 王瑞剛 張磊 馬曉娜

摘要：文章采用通用驗證方法學（UVM）搭建驗證平臺，以高速光纖傳輸系統中的數字信號處理芯片的盲均衡器作為驗證對象，重點分析了UVM驗證平臺的搭建思想，產生隨機化的測試向量，對盲均衡器進行全面驗證，從而達到覆蓋率的要求，通過寄存器模型和自動化腳本的使用，提高驗證效率和平臺的可重用性。驗證結果表明，通過這種面向對象的層次性建模方法，可以大幅縮短平臺的維護和開發時間，采用該驗證方法的功能覆蓋率為100%，代碼覆蓋率為98%，翻轉覆蓋率為97%。

關鍵詞：UVM；盲均衡器；寄存器模型；覆蓋率；自動化驗證

隨著集成電路設計向超大規模發展，芯片驗證工作的難度不斷增大，驗證的工作量已經占到整個SOC研發的70%左右，因此功能驗證效率己成為數字芯片研發進度的重要影響因素。UVM通用驗證方法學（Universal VerificationMethodology）幾乎完全繼承于OVM （Open VerificationMethodology）同時又采納了Synopsys在VMM （VerificationMethodology Manual）中的寄存器解決方案RAL （RegisterAbstraction Layer），并且還吸收了VMM中的一些優秀的實現方式，從而成為業界第一個通用、開放的驗證方法學，代表了目前驗證方法學的發展方向。UVM采用標準的分層驗證結構，解決了驗證平臺可重用性與標準化的問題，提高了驗證效率，加快了IC設計的速度。

本文以高速光纖通信系統中DSP芯片中的盲均衡器為例，應用UVM驗證方法學搭建可重用與自動化的UVM驗證平臺，產生大量受約束的隨機化激勵，提取功能測試點，構造驗證場景，通過覆蓋率統計和回歸迭代，對此子系統進行充分驗證，并應用寄存器抽象層驗證技術和解決方案RAL，高效地完成寄存器相關的驗證任務。

1 UVM驗證平臺

UVM驗證平臺是基于System Verilog開發的驗證環境開發庫，常用的一系列標準類如：uvm transaction，uvmsequence， uvm_sequencer， uvm_agent， uvm_driver， uvmdriver，uvm test等，方便于繼承和重載。uvm_obje ct類為父類，通過多層繼承和重載，擴展為常用的uvm transation（TLM建模）、uvm_component（組件描述）以及uvm_phase（進程控制）3種基本類，并使用Factory機制對所屬成員類，通過建立表格和宏完成注冊管理，Phase機制是使平臺中各種各樣的uvm_component按照各自的需求可以階段性執行的一種自動化的機制，增加了驗證平臺在各個階段可控性和復用性。UVM驗證平臺架構主要是由通用驗證組件（Universal Verification Component UVC）構成。每個uvc都是功能完備、可配置、封裝好的驗證環境。為了便于重用，UVM平臺將uvm driver，uvm_sequencer，uvmmonit or封裝成uvm_agent類，作為最重要的可重用部件，使用配置類將uvm_agent配置成active或passive模式，passive模式只實例化monitor，不驅動總線，僅負責監測總線。UVM驗證平臺是如圖1所示的樹形層次化結構管理，這些可配置可重用的uvc能夠加快驗證平臺的搭建，縮短開發復雜IC的驗證時間。

2 驗證對象簡介

該ASIC是一款相干接收解調數字信號處理芯片，支持高速長距離光傳輸系統和高速城域光傳輸系統，用于WDM產品線的線路側光模塊中，在該芯片內部，實現了ADC采樣處理、動態時延跟蹤，色度色散偏振膜色散的評估補償、多路偏振信號的解復用及頻偏和相偏的評估修正等。

本文以該芯片中CMA盲均衡器為驗證對象，該盲均衡器的結構如圖2所示，主要由輸入輸入數據FFT模塊（DIF）、頻域濾波模塊（FLTR）、輸出數據IFFT模塊（DOIF）、系數更新與調整模塊（CCA）、系數調整控制模塊（CCTRL）、誤差計算與收斂判決模塊（EMSE）、系數FFT模塊（CFFT）、數據抽取與整形模塊（RECT）、APB解析模塊（APB）等功能模塊組成。該子系統主要用于補償PMD色散，補償殘余CD，完成偏振解復用。

3 基于UVM的盲均衡器驗證平臺的搭建

3.1 UVM驗證平臺搭建思路

此驗證平臺使用標準的UVM架構，整個平臺的搭建以uvc為基礎，如圖3所示，UVM驗證環境和DUT通過虛接口連接。UVM驗證平臺包括事務數據、序列發生器、驅動器、監視器、參考模型、記分板等組件組成，本設計例化4個agent，inputagent， inner_agent， outputagent和cpuagent，inputagent配置為active模式，用于配置和檢測總線，inner_agent和outputagent配置為passive模式，只用于檢測總線，在測試用例的buildphase進行如下設置：其中inner_agent例化inner_ monitor用于采集DUT的中間節點數據。

uvm configdb# （uvm_act ivepassiveenum）：： set （this，“mo cma env. mo lnputagent，，“me is active”，UVMACTIVE）；

并使用configdb機制的參數傳遞功能在相應的agent中獲得配置參數：

uvm

configdb# （uvm_act ivepas sive enum）：： get （this，“”，“me is active”， meisactive）：

通過傳遞的參數值決定是否需要例化驅動器和序列發生器，從而提高平臺的可重用性。

寄存器抽象層的作用一方面用于驗證對寄存器的讀寫功能，另一方面用于其他場景驗證前配置寄存器的值，在本驗證平臺中，寄存器模型對于寄存器的訪問使用前門模式，訪問操作分為讀和寫2種，無論讀或寫操作，寄存器模型都會通過sequence產生一個uvm_re gbu sop的變量，此變量存儲著操作類型和操作地址，如果是寫操作，還包含要寫入的數據。此變量的信息要通過一個適配器adapter轉換后交給cpusequencer，隨后交給cpudriver，由cpudriver實現最終的前門訪問讀寫操作。

適配器用于變量uvm_regbusop與主機接口總線協議之間的轉換，包括寄存器模型到接口總線的轉換和接口總線到寄存器模型的轉換，其中reg2bus的關鍵代碼如下，bus2reg的正好相反。

virtual function uvm_sequenceitem reg2bus（ const ref uvm_regbusop rw）

adapt er

tr=adapter：： typeid：：creat（“adapter”）：

tr. kind= （rw.kind==UVM_READ）？ READ：WRITE；

tr.addr=rw. addr；

tr. data=rw.data：

return tr：

endfunction：reg2bus

CPUagent模擬CPU行為，在DUT剛啟動時，用于配置器寄存器的值，只有配置完成后，驅動器才會發送激勵，本設計使用virtual sequencer作為統一調度，利用其body的順序執行完成2個sequence的同步。

task body（） ：

…‘

uvm_regsequence moregseq；

cmainputseq moinputseq ：

uvm_doon （moregseq， psequencer. mo_cpus eqr）：

$display（“cpu seqr finish！！！”）：

uvm_doon（m oinputseq， psequencer. moinputseqr）：

$display（“input seqr finish！！！”）：

endtask：body

并且在virtual sequence中應用objection機制來控制驗證平臺的關閉。

參考模型采用matlab算法模型，UVM平臺啟動后，寄存器模型通過frontdoor方式將寄存器配置值寫入DUT，sequencer負責調度sequence產生操作實務，并通過port機制將受約束的隨機激勵發送給driver，以inputagent為例：inputsequencerjinputdriver在agent例化后，通過TML連接。

modr v.seq item_port. connect （moseqr.seq itemexport）：

Inner_ monitor與output_monitor分別在相應虛接口上采集DUT的中間節點和輸出數據，將matlab仿真的中間節點數據和輸出數據與DUT上采集的中間節點數據和輸出數據發送到記分板中進行在線實時比對，通過數據匹配情況檢查RTL設計與matlab算法模型的一致性，進而驗證RTL設計的正確性。

3.2 保證RTL設計和參考模型輸入激勵和寄存器的一致性

本文使用寄存器模型RAL和inputagent協調工作向DUT及參考模型中輸入激勵和寄存器配置值，如圖4所示，在不同驗證場景下，將相應的寄存器配置值寫入寄存器模型，寄存器模型將受約束的隨機值或復位值與testcase配置的寄存器值一方面通過APB總線配置DUT中相應的寄存器，另一方面打印寄存器配置文件，matlab讀取此文件為參考模型中寄存器相應的變量賦值。

寄存器配置完成后，virtual sequence調度inputsequence產生transaction，并通過port機制將受約束的隨機激勵發送給inputdriver，inputdriver將操作實務翻譯成符合時序要求的pin級時序信號驅動到虛接口上做為DUT的激勵，同時input_monit or在虛接口上采集數據通過分析口輸發送給參考模型。

inputdriver將操作實務翻譯成符合時序要求的pin級時序信號驅動到虛接口上作為DUT的激勵，同時inputmonit or在虛接口上采集數據通過分析口輸發送給參考模型。開始matlab仿真。

$system（“matlab

nosplash -nodesktop -r＼“adapt_matlabtop； quit＼””）：

為了驗證某些寄存器的在線切換功能，提高RTL設計的健壯性，inputagent既用于產生隨機激勵又用于產生寄存器配置值，當需要切換某些寄存器配置值時，只需在testcase中合適的仿真時刻對其重新賦值，便能同時更新DUT及參考模型中的寄存器配置值。通過這種設計思想就能保證DUT和refm的輸入數據和寄存器配置值始終保持一致。

3.3 自動化驗證流程

本平臺利用Makefile的編譯組織和perl腳本的文字處理功能，將編譯、仿真、種子選擇、測試場景選擇、覆蓋率收集、覆蓋率數據回歸、異常查看、結果分析等功能設計為自動化的流程。

驗證人員通過向腳本中傳入命令參數，調用相應的testcase即可驗證相應的場景，從而提高驗證效率，加快芯片研制進度。

4 驗證結論分析

從芯片研制規范中提取功能點，構建驗證用例125條，對此均衡器的FFT模塊、蝶形濾波模塊、系數調整控制模塊、系數更新模塊、誤差計算與收斂判決模塊進行充分驗證。由于系數調整控制模塊算法復雜，有大量控制信號，通過對此驗證平臺的重用，專門為控制模塊搭建UVM驗證平臺，構建測試用例53條，所有規劃的場景驗證完畢后，使用makefile腳本對覆蓋率一鍵回歸，查看覆蓋盲區，有針對性地規劃驗證場景，構造邊界用例對RTL設計充分驗證。目前，通過通過覆蓋率回歸迭代，功能覆蓋率已達到100%，代碼覆蓋率達98%，toggle覆蓋率可達95%。剩余難覆蓋的情況比如RTL設計中的default語句，多個16位上報計數器計滿保持功能等。

5 結語

本文在深入理解UVM驗證思想的基礎上搭建UVM驗證平臺，對高速光傳輸系統中相干接收解調DSP芯片中的盲均衡器進行了充分驗證，靈活應用UVM中sequence機制、phase機制、factory機制configdb機制，寄存器模型等快速搭建可重用性和擴展性強的UVM驗證平臺，體現了UVM驗證方法學的優越性。通過RTL設計與matlab黃金模型的關鍵數據比對，仿真波形檢查來證明此盲均衡器設計的正確性，并且通過覆蓋率回歸迭代，高效且充分地完成驗證工作。