基于ARIVI的列車振動檢測系統研究

龔雪 吳學杰 曾華

摘要：隨著高速鐵路和城市軌道交通的不斷發展，更加便攜、智能的列車振動測試儀也陸續出現。為了實現對列車運行狀態的實時監控，文章提出設計一款多用途的便攜式列車振動分析檢測儀，儀器采用雙ARM處理器實現傳感器信號采集和相關處理，同時采用CPLD芯片進行加速度信號的AD模數轉換，提高了系統的數據處理和存儲能力，增強了可靠性。

關鍵詞：振動分析；ARM； CPLD

近年來，我國城市軌道交通和高速鐵路正處于高速發展階段，對列車安全性研究越來越受重視。目前，鐵道車輛轉向架在線狀態監測和故障診斷設備技術方面的研究熱點主要涉及2個方面：一是振動數據采集設備的研究，二是故障分析方法的研究。具體表述就是：既要根據測試項目實際的需求，設計—種高性能的數采分析設備，既滿足便攜、智能、實時反饋測試結果的需求，同時又需設計一套準確、可靠的故障特征分析算法，完成轉向架狀態監測和故障源定位，滿足測試準確性的要求。

1 系統總體設計

因為微處理器ARM同時具有功耗低、16位/32位雙指令和合作商多三大特點，所以如今它被應用到越來越多的領域。根據每一類型ARM微處理器自身的特點和應用領域，本文選用三星公司ARM9內核處理器S3C2440作為數據分析顯示子系統的核心控制芯片，同時選擇意法半導體（ST）公司CortexM4內核STM32F407處理器作為數據采集預處理子系統的控制芯片。根據2種ARM芯片的性能特點，將振動測試分析系統分為數據采集預處理系統和數據分析顯示子系統。STM32F407芯片具有FSMC總線，將可編程控制的AD數據采集模塊掛載在該總線上；同時，芯片內置以太網控制接口，方便網絡通信模塊的實現；也將原始采集數據存儲在PC，便于系統的數據備份和后續分析還原；CortexM4內核有強大的信號處理功能，因此將數據濾波等預處理任務放在該芯片上實現，提高整個系統的分析效率。S3C2440芯片在數據SD卡存儲、圖形交互等方面具有強大的功能，且對嵌入Linux系統的移植非常穩定，因此，本文選擇在該芯片上嵌入系統以實現人機交互、數據分析和數據存儲。

基于以上2種芯片的特點，本文設計出振動分析系統的整體架構，如圖1所示。本系統的設計主要由2塊ARM控制板塊和CPLD控制模塊組成。CPLD是一種用戶根據需要自行構造邏輯功能的數字集成電路。本系統的設計中采用Verilog HDL語言進行編程，采集傳感器的多通道數據，通道數目設置為32。首先通過信號輸入端調理電路對32個通道的傳感器模擬信號進行硬件濾波和放大處理，接下來對信號進行A/D轉換，通過此電路將硬件調理后的模擬信號轉換為數字信號。同時，將各通道數字信號存儲在FIFO芯片中。最后，根據ARM處理器數據請求，FIFO存儲芯片中振動原始數據將通過FSMC控制器總線送到STM32F407芯片。傳感器信號I

2 系統的硬件設計

上文已經論述了系統總體設計方案主要由3個部分組成：第1部分是CPLD時序控制的傳感器信號采集模塊；第2部分是基于STM32F407的數據采集預處理子系統；第3部分是基于S3C2440數據分析顯示子系統。接下來對各部分的硬件設計內容進行詳細闡述。

2.1 信號采集模塊硬件設計

本文研究的振動測試分析系統需要32路高精度采集通道的傳感器數據，在STM32F407處理器外部添加單獨的信號采集模塊，采用CPLD+FIFO組合控制的方案，ADC芯片對振動信號的采樣轉換由CPLD時序邏輯芯片控制，信號完成轉換后存在FIFO中，當STM32F407請求當前傳感器信號數據時，CPL直接經FSMC總線讀走FIFO芯片里保存的數據。

2.2 STM32F407控制板塊硬件設計

STM32F407控制板塊用來預處理振動原始數字信號，并根據用戶需求將采集的數字信號發送至PC機進行存儲，同時將處理過的數據發送至后端數據分析顯示子系統。該處理控制板塊是基于意法半導體公司的CortexM4內核STM32F407芯片設計，如圖2所示，其中主要涉及芯片內部集成的以太網控制器、FSMC總線控制器和SPI總線控制器。整個系統電路主要由STM32F407系統基本電路和以太網驅動電路等組成。

2.3 S3C2440控制板塊硬件設計

S3C2440控制板塊用來實現人機界面交互和振動信號的分析處理。該處理控制板塊是基于三星公司的ARM920T內核S3C2440芯片設計，如圖3所示。整個子系統電路主要由S3C2440系統基本電路、內存芯片電路、SD存儲卡電路和觸摸屏電路等組成。

3 系統的軟件設計

根據系統的硬件分塊對STM32F407子系統和S3C2440子系統分別進行軟件設計。如圖4所示，為本文研究的測試系統中ARM處理器的軟件構架設計。

3.1 STM32F407子系統軟件設計

該子系統的開發環境采用Keil軟件，需要完成的任務包括處理以太網通信數據、CPLD控制采集的傳感器信號數據、SPI總線的收發數據、對原始數據的預處理包括去壞點及濾波等。子系統軟件的設計流程如圖5所示，啟動程序后先設置硬件相關驅動和數據位，然后判斷S3C2440模塊外部引腳啟動信號是否有效，再判斷定時器標志是否有效，若有效則對AD模塊數據采集、預處理、SPI傳輸和清除標志位進行操作；若無效則根據以太網傳輸的標志信息進行相關處理。

3.2 S3C2440子系統軟件設計

該系統模塊主要完成的任務為實現人機交互并對振動數據進行分析，設計原則以S3C2440處理器為核心，嵌入Linux操作系統和圖形界面Qt系統來實現系統功能。如圖6所示為該子系統軟件的設計框架。

4 結語

本文提出的基于雙ARM的列車振動測試分析系統將數據采集和分析處理任務進行分工，同時相互協作，提高了系統的整體性能。