基于FPGA的多信號合成的硬件設計與實現

摘 要： 提出了一種以FPGA為主控芯片、基于DDS技術的多信號合成設計方案，并用硬件實現了該系統。系統主要實現兩個功能：首先，實現了輸出8路頻率、相位和幅度可調的正弦波信號；其次，將8路正弦波信號疊加后輸出，完成了多路信號合成的硬件實現。硬件系統由數字邏輯部分和模擬電路兩部分組成；數字邏輯部分在Quartus Ⅱ 8.1上設計，并通過Active Serial Programming下載到FPGA的配置芯片EPCS4中，邏輯功能都在FPGA芯片內部完成；該部分控制液晶顯示器和鍵盤，實現對正弦波信號的調制輸出；模擬電路部分在Altium Designer Summer 09上設計，應用PCB工藝制作成電路板。模擬電路部分連接數字邏輯部分的輸出，完成調制信號的濾波和信號合成。

關鍵詞： 信號合成； 數字邏輯； RLC濾波器； DDS技術

中圖分類號： TN79+1?34； TM935 文獻標識碼： A 文章編號： 1004?373X（2016）17?0089?04

0 引 言

信號是信息分析中的重要組成部分，信號與系統密不可分，信號用來測試和驗證系統的性能和參數，系統用來對信號進行分析和處理。信號源的主要作用是用在系統開發測試中，普通的信號源，包括函數信號發生器、掃頻信號發生器等都不能模擬數字信道中的信號[1?2]。為得到數字系統中的信號，必須采用多信號合成，將數字系統中信號的各個有效分量按原有的相位疊加，模擬數字信道中的信號。本系統設計的多信號合成完成的功能是產生具有離散頻率分量的信號，這些信號按要求的相位合成，輸出的信號用來模擬大部分任意信號。

1 多信號合成方案的選擇

本系統實現對信號的合成，對信號的精度要求較高，選DDS信號源比較合適[3?4]。信號源中采用DDS技術在當前的測試測量行業已經逐漸成為一種主流的做法[5]；其次，系統的輸出頻率范圍要求在1～2 000 Hz內連續可調，調節精度為1 Hz，頻帶范圍較寬，模擬信號源體積較大，DDS信號源更合適。選擇DDS的另一個目的是為了簡化片外電路的復雜性，這樣便于小型化[6]。雖然DDS成本較高，但隨著集成電子技術的發展，集成電路的成本越來越低。本系統采用FPGA完成數字信號處理部分，完全能夠完成DDS芯片的邏輯運算。系統使用的是Altera公司的Cyclone II系列的FPGA芯片EP2C8T144C8N。

與普通DDS相比，圖3電路沒有動態計算除法，因此不會產生相對頻率誤差。其頻率精度可以通過計數器計數范圍和ROM表函數值個數來調節，在計數器和ROM地址調節器之間加一級加法器還可以調節輸出正弦函數信號的相位。然后將8個通道的頻率控制字、相位控制字和幅度控制字通過復用器復用，計數器計數值和輸出的函數值經過解復用器解復用，并用輸出緩存器分別緩存到對應通道，這樣就實現了8通道正弦函數DDS。8個通道共用同一個DDS核心，既實現了同步，消除了相對頻率誤差，又節約了器件資源，簡化了系統的邏輯關系。

DDS輸出的是數字信號，最終要將它轉換為模擬信號，數模轉換方式的選擇也是一個關鍵。常見的數模轉換有脈幅調制和脈寬調制。為充分利用片內資源，簡化片外電路復雜性，本系統采用PWM，因為PWM調制部分是數字電路。調制系統選擇了PWM必須要考慮時鐘問題，EP2C8T144C8N的最高工作頻率可以達到200 MHz以上，但本系統邏輯結構較復雜，最終測試結果表明，只有在100 MHz以下系統才能穩定工作。選擇90 MHz的工作頻率，調制精度為[11 000，]那么DDS時鐘信號頻率，即載波頻率為90 kHz。而基波頻率為1～2 kHz可調，載波只是基波的45倍，最高相位精度為8°，載波幅度最大衰減約為66 dB。為了保證調制后的濾波效果和相位精度，必須提高載波頻率。受芯片條件的限制，時鐘頻率不可能再提高，只能將DDS地址計數器采用雙邊沿觸發式計數器，它將載波頻率等效為180 MHz，將相位精度提高2倍，將載波幅度衰減提高4倍。雙邊沿觸發式計時器與普通計數器不同之處在于，它是在時鐘信號的上升沿和下降沿都做一次計數，它類似于DDR（Double Data Rate）技術。

3 外圍硬件電路設計

3.1 設計思路

外圍電路主要由兩部分組成，即濾波器和模擬加法器，整個電路的所有元器件都做在一塊印刷電路板（PCB）上。PCB上的電路有六個模塊：鍵盤、LCD1602液晶顯示器、FPGA最小系統板、緩沖器74LS1244、RLC濾波器和模擬加法器。FPGA內部的邏輯運算產生PWM波并輸出給RLC濾波器，濾波后的正弦信號傳輸給模擬加法器。從FPGA芯片出來的信號先經過一個緩沖器74LS244做電流放大，再將信號輸出給濾波器，這樣可以保護FPGA芯片。從濾波器輸出的信號就是要得到的8路正弦信號，一方面將它們從接口輸出，另一方面將它們輸入到加法器的8個輸入端，加法運算的結果信號也通過接口輸出。如圖4所示。

3.2 需要解決的難題

本系統采用PWM，載波頻率是基波頻率的90倍，這樣設計的目的就是為了簡化FPGA片外電路的復雜性，但是簡化電路同時也是以犧牲難度為代價。濾波電路部分采用RLC濾波的目的是為了改善濾波效果，但實際驗證發現該電路存在阻抗匹配問題。

從理論上分析，從74LS244輸出的信號是方波脈沖信號，但實驗結果顯示74LS244輸出的是失真的脈沖信號。如圖5所示。

由圖5可知，波形最大峰峰值達到12.6 V，初步分析是諧振的結果。分析PWM波的頻譜，基頻選擇2 000 Hz，載頻選擇180 kHz，該選擇在系統的調節范圍內。如圖6所示。橫坐標是各頻率分量與基頻頻率之比，縱坐標是各頻率分量幅度值與基頻幅度值之比。

由圖6的頻譜可知，PWM波含有基波分量、載頻分量、以及載頻分量與基波分量的和、差分量，在16 kHz頻率附近沒有分量，因此，上述的濾波電路不可能是頻率諧振引起的失真。

導致濾波輸出的正弦波失真原因只能是阻抗不匹配，特別是幅度大的時候，在感性和容性共存的電路中很容易出現。對于180 kHz的載波信號，電感的阻抗的絕對值遠大于電容的阻抗的絕對值，所以電感儲能大于電容儲能，電路呈感性。而74LS244的驅動能力較強，輸出從低電平到高電平時，電容充電完畢，而電感還沒達到飽和狀態，所以在74LS244輸出從低電平轉換為高電平時，電感產生的自感電動勢繼續給電容充電，結果就是示波器上觀察到的高電平左端有一電壓很高的尖峰。輸出從高電平到低電平時，電容存儲的能量少，電感儲存的能量多，電容放電完畢時，電感的自感電動勢給電容反向充電，所以在示波器上觀察到的74LS244輸出端低電平左端有一向下的尖峰。但是在示波器上觀察到的波形高電平尖峰高而低電平尖峰要小得多，其原因在于74LS244的輸出拉電流能力小于灌電流能力，并且低電平時是電容供電，所以74LS244輸出低電平時尖峰比74LS244輸出高電平時要矮得多。

針對上述出現的阻抗不匹配現象，解決方法有多種。其中之一是在電感之前串聯一個適當的電阻，以此減小回路電流，減少電容電感中儲存的能量。同時，可以很好地減小電壓尖峰，但是濾波輸出的基頻信號會產生較大的附加相移，串聯的電阻太小效果不明顯，太大附加相移大。本系統在電感上串聯560 Ω電阻后，74LS244輸出電壓波形如圖7所示。

3.3 印刷電路板設計

印刷電路板的設計過程包括七個步驟：計算機設計、轉印紙打印、熱轉印、腐蝕、鉆孔、剪切修磨、焊接。首先，在計算機上用Altium Designer設計，完成PCB原件擺放和布線。PCB設計完成后，用專用的轉印紙打印。然后，將打印有PCB電路的轉印紙蓋在完好的附有銅皮的原板上，送到熱轉印機里將轉印紙上的電路轉印到板子上。在轉印之前用砂紙將原板銅皮表面的氧化層和油污層打磨掉，這樣熱轉印的效果較好，否則熱轉印時會出現電路斷線或錯位的現象。熱轉印完成后，用腐蝕液進行腐蝕，被打印墨粉覆蓋了的銅皮會保留在板子上，而露在外面的銅皮則會被腐蝕液腐蝕掉。將腐蝕完的PCB上的焊盤打孔。最后，將所有的元器件焊接在做好的PCB上，整個PCB制作就完成了。

4 系統實現

本系統以Altera公司的Cyclone II系列產品EP2C8T144C8N為核心，完成8路正弦信號的發生和疊加，如圖8所示。

5 結 語

由于目前高頻DDS信號發生器的成本比較高，所以多信號合成在高頻領域的應用難度較大，隨著集成電路技術的發展，DDS信號發生器會逐漸廣泛使用。本文設計的多信號發生器有8路通道，可以增加多信號發生器的輸出通道，優化合成信號的波形。本系統采用脈寬調制，降低了輸出正弦信號的頻率，這樣做的目的是為了簡化片外電路，但犧牲了輸出信號的最高頻率。后期考慮將多個數模轉換集成到一塊芯片中，將本系統中的脈寬調制換成脈幅調制，提高輸出信號的頻率。另外集成電路的工作頻率有限，可以采用多通道多工方式，多個通道交替輸出同一通道時間上連續的幅度值，進一步提高輸出信號頻率。

參考文獻

[1] 楊宇祥，呂林濤，樂靜，等.基于Walsh函數的多頻率同步信號合成方法[J].儀器儀表學報，2011，23（7）：1540?1545.

[2] 苗圃，張海濤，龐永星.基于DDS的低通濾波器設計與仿真[J].電子技術應用，2010（5）：52?56.

[3] 鄧岳平，肖鐵軍.基于FPGA的并行DDS信號發生器的設計與實現[J].計算機工程與設計，2011，32（7）：2319?2323.

[4] 李康順，呂小巧，張文生，等.基于改進DDS技術的FPGA數字調制器研究與實現[J].壓電與聲光，2009，31（6）：852?855.

[5] 齊彩利，宋鵬，齊建中.基于FPGA的多路信號源設計與實現[J].無線電工程，2010，40（4）：19?21.

[6] Analog Devices Inc. AD9854： COMS 300 MSPS quadrature complete DDS [R]. US： Analog Devices Inc.， 2008.