基于CDCE913鎖相環頻率合成器的設計

摘 要： 鎖相頻率合成技術以其突出的優勢在信號發生器、變頻器等設計中有著廣泛的應用。介紹了鎖相芯片CDCE913的工作特性、內部結構及其參數計算方法，給出了以CDCE913為核心的頻率合成器的設計方案、硬件原理圖和軟件程序設計。利用 CDCE913的鎖相環和分頻倍頻器產生較寬頻帶的頻率源，通過對實際電路調試和控制芯片程序的編寫，實現了輸出頻率可調。

關鍵詞： 鎖相環； 頻率合成器； CDCE913； 頻率源

中圖分類號： TN911.7?34 文獻標識碼： A 文章編號： 1004?373X（2016）19?0089?03

Abstract： The phase?locked frequency synthesis technology with prominent advantages is widely used in the design of signal generator and frequency converter. The working characteristic， internal structure and parameter calculation method of the phase?locked chip CDCE913 are introduced. The design scheme， hardware principle diagram and software program design of the frequency synthesizer are given， which takes CDCE913 as the core. The phase?locked loop and frequency division multiplier of CDCE913 are used to generate the wideband frequency source. The adjustable output frequency was realized by means of the actual circuit debugging and control chips programming.

Keywords： phase?locked loop； frequency synthesizer； CDCE913； frequency source

現代通信系統中，為確保通信的穩定與可靠，對通信設備的頻率準確率和穩定度提出了極高的要求。一般的振蕩器生成的信號頻率已很難滿足通信、雷達、測控、儀器儀表等電子系統的需求。而頻率合成技術可為通信設備提供大量精確且能迅速轉換的載波信號和本振信號。頻率合成技術中的鎖相式頻率合成技術具有穩頻、雜散抑制好和調試簡便等優點，因而得到了廣泛的應用[1]。本文以鎖相環芯片CDCE913為核心，設計了一種具有體積小、電路結構簡單、功耗低、性能良好的頻率合成器。

1 鎖相環頻率合成器的基本原理

鎖相環路主要由鑒相器（PD）、環路濾波器（LP）、壓控振蕩器（VCO）和可變程序分頻器組成，如圖1所示。

高穩定度的參考振蕩信號[fR]經過[R]次分頻后，得到頻率為[fr]的參考脈沖信號。同時，壓控振蕩器的輸出經[N]次分頻后，得到頻率為[fv]的脈沖信號，兩個脈沖信號在鑒相器進行頻率或相位比較。當輸入信號和壓控振蕩器輸出信號之間的頻差為零，相位差不再隨時間變化，這時環路就會進入鎖定狀態[2?4]。

2 基于CDCE913的鎖相環頻率合成器的設計

與實現

2.1 總體方案設計

根據鎖相環的基本原理，對幾種鎖相環芯片的參數和指標分析比較后，選用具有單個鎖相環的芯片CDCE913，同時選用具有開漏模式的單片機STC15W4K58S4作為主控芯片，實現頻率合成器的設計。設計整體框圖如圖2所示[6?8]。

系統采用外部時鐘晶振作為CDCE913的參考頻率，同時通過STC15W4K58S4芯片驅動鎖相環芯片CDCE913，可通過按鍵進行手動和自動掃描的選擇，從而改變CDCE913的內部參數，輸出所需的頻率。

2.2 CDCE913芯片介紹

CDCE913芯片是美國德州儀器公司生產的基于鎖相環的可編程時鐘合成器。其特點有：單一的輸入頻率可以產生三個輸出時鐘頻率；每一個輸出頻率通過系統編程配置鎖相環，從而可以達到230 MHz；支持非易失性E2PROM編程，容易定制設備的應用程序。相比于其他的鎖相環芯片，CDCE913具有低成本、高性能、體積小、內部結構和外圍電路簡單的優點[9]。CDCE913的內部結構原理圖如圖3所示。

2.3 STC15W4K58S4主控芯片介紹

STC15W4K58S4單片機是STC公司生產的單時鐘、寬電壓、高速、高可靠、低功耗、超強抗干擾的新一代8051單片機。內部集成高精度R/C時鐘（±0.3%）和高可靠復位電路， 8路10位PWM，8路高速10位A/D轉換（30萬次/s），內置4 KB大容量SRAM。其所有I/O口均可由軟件配置成準雙向口/弱上拉、推挽輸出/強上拉、高阻輸入或者開漏輸出功能。

因為CDCE913的SDA/SCL需要3.3 V的電壓驅動，可將相應的5 V單片機I/O口先串一個[330 Ω]的限流電阻到3.3 V的CDCE913 I/O口，程序初始化時將5 V單片機的I/O口設置成開漏配置，斷開內部電阻，相應地CDCE913的I/O口外部加10 kΩ上拉電阻到3.3 V電壓上，此時高電平為3.3 V，低電平為0 V，輸入輸出一切正常[10]。電路連接如圖5所示。

2.4 硬件電路設計

本設計主要由芯片STC15W4K58S4、鎖相環芯片CDCE913、外部晶振和掃描方式選擇按鍵構成。當STC15W4K58S4接收到外部按鍵的操作命令時，STC15W4K58S4將通過SDA/SCL改變寫入CDCE913的參數，從而改變頻率輸出。硬件電路圖設計如圖6所示。

2.5 系統軟件設計

硬件電路設計完成之后，就要進行系統的軟件設計。主控芯片STC15W4K58S4要控制CDCE913，需先將其I/O口設置成開漏模式，通過I2C總線對CDCE913內部的參數進行配置，也可由按鍵進行手動和自動掃描的方式選擇輸出所需的頻率。具體流程圖如圖7所示。

4 結 論

基于CDCE913鎖相芯片和主控芯片STC15W4K58S4的鎖相頻率合成器設計方案，可以產生80～230 MHz頻率范圍的周期信號。此合成器可實現在頻率范圍內的自動、手動掃描，并且功耗低、體積小、電路簡單，能用于產生射頻通信系統中的本振信號和電子對抗中的干擾信號，在通信、雷達和儀器儀表等領域都有著廣泛的應用前景。

參考文獻

[1] 黃智偉.鎖相環與頻率合成器電路設計[M].西安：西安電子科技大學出版社，2008.

[2] 吳洪天.鎖相環頻率合成器研究與設計[D].成都：電子科技大學，2013.

[3] 譚連敏.320 MHz低相噪鎖相頻率合成器的設計與實現[D].成都：電子科技大學，2013.

[4] 劉穎.鎖相環中鑒相器和環路濾波器的設計[D].西安：西安電子科技大學，2013.

[5] 周毅.基于鎖相環的頻率合成器設計[D].北京：北京工業大學，2010.

[6] 何其波.低相噪PLL頻率合成器的研制[D].武漢：華中科技大學，2013.

[7] 朱方明，張輝.基于AD9951的差分快速跳頻系統頻率合成器的設計[J].電子技術應用，2008（2）：52?53.

[8] 單月忠，劉太君，葉焱，等.基于ADF4351的頻率源設計與實現[J].無線通信技術，2014，40（6）：85?88.

[9] Texas Instruments. CDCE913 datasheet [EB/OL]. [2007?06?23]. http：//www.ti.com.cn/product/cn/CDCE913/datasheet.

[10] 丁向榮，陳崇輝.單片微機原理與接口技術：基于STC15W4K32S4系列單片機[M].北京：電子工業出版社，2015.