基于SoPC的嵌入式飛行體存儲(chǔ)測(cè)試系統(tǒng)

摘 要： 由于整套測(cè)試系統(tǒng)是嵌入在飛行體等被測(cè)目標(biāo)體內(nèi)，所以存儲(chǔ)測(cè)試對(duì)測(cè)試系統(tǒng)提出了微體積、微功耗、高性能、高可靠性等嚴(yán)格的要求。而傳統(tǒng)的存儲(chǔ)測(cè)試系統(tǒng)越來(lái)越顯得捉襟見(jiàn)肘，如今片上可編程系統(tǒng)（SoPC）技術(shù)的發(fā)展為減小系統(tǒng)體積、降低系統(tǒng)功耗、提高系統(tǒng)可靠性提供了有效的技術(shù)手段。在傳統(tǒng)存儲(chǔ)測(cè)試?yán)碚摰幕A(chǔ)上，結(jié)合SoPC技術(shù)，對(duì)基于SoPC的嵌入式飛行體微型存儲(chǔ)測(cè)試系統(tǒng)進(jìn)行了設(shè)計(jì)。相比于傳統(tǒng)的存儲(chǔ)測(cè)試系統(tǒng)，基于SoPC的存儲(chǔ)測(cè)試系統(tǒng)體積縮小了一半，采樣率、運(yùn)算速度和存儲(chǔ)容量都得到了大幅度提升。

關(guān)鍵詞： 片上可編程系統(tǒng)； 存儲(chǔ)測(cè)試； 飛行體； 微體積

中圖分類(lèi)號(hào)： TN98?34； TN06 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2016）20?0035?04

Abstract： Since the whole set testing system is embedded in the flight body and other tested targets， the storage testing has the strict requirements on the testing system， such as micro volume， low power consumption， high performance， high reliability， etc. However， the traditional storage testing system has become incompetent. The development of system?on?a?programmable?chip （SoPC） technology provides an effective technical means to reduce the volume and power consumption of the system， and improve the system reliability. On the basis of the traditional storage testing theory and SoPC technology， the micro storage testing system for flight body was designed. In comparison with the traditional storage testing system， the size of the storage testing system based on SoPC is reduced by two times， and the sampling rate， computing speed and storage capacity of this system are improved significantly.

Keywords： SoPC； storage testing； flight body； micro volume

0 引 言

存儲(chǔ)測(cè)試系統(tǒng)作為一種現(xiàn)代測(cè)試手段，已經(jīng)廣泛應(yīng)用于雷達(dá)、聲納、瞬態(tài)信號(hào)測(cè)試、無(wú)線探傷等領(lǐng)域。在不同的條件下采樣速率和采樣精度也有所不同，系統(tǒng)的實(shí)現(xiàn)方法也各有差異。通常情況下，如果采集速率較低，采集和數(shù)據(jù)計(jì)算機(jī)讀取可同時(shí)進(jìn)行。但在高速采集或者采集源移動(dòng)的情況下，如空中飛行體或水下運(yùn)動(dòng)體，這時(shí)就需要系統(tǒng)采集功能的同時(shí)也應(yīng)具有存儲(chǔ)功能，存儲(chǔ)數(shù)據(jù)可事后讀取，黑匣子就屬于這樣的采集存儲(chǔ)器。由于整套測(cè)試系統(tǒng)是嵌入在飛行體等被測(cè)目標(biāo)體內(nèi)，所以存儲(chǔ)測(cè)試對(duì)測(cè)試系統(tǒng)提出了微體積、微功耗、高性能、高可靠性等嚴(yán)格的要求[1]，然而傳統(tǒng)的存儲(chǔ)測(cè)試系統(tǒng)占用體積大、容量小、數(shù)據(jù)讀取速度較慢。如今片上可編程系統(tǒng) （SoPC） 技術(shù)的發(fā)展為減小系統(tǒng)體積、降低系統(tǒng)功耗、提高系統(tǒng)可靠性提供了有效的技術(shù)手段。本文在傳統(tǒng)存儲(chǔ)測(cè)試?yán)碚摰幕A(chǔ)上，結(jié)合SoPC技術(shù)，研究了一種基于SoPC的嵌入式飛行體存儲(chǔ)測(cè)試系統(tǒng)如圖1所示，使其可以應(yīng)用在各類(lèi)飛行體的動(dòng)態(tài)存儲(chǔ)測(cè)試上。

1 SoPC簡(jiǎn)介

SoPC是一種靈活高效的可編程SoC解決方案，它將處理器、I/O口、存儲(chǔ)器、定時(shí)器等系統(tǒng)設(shè)計(jì)所需要的功能模塊，集成到一個(gè)芯片上，像一臺(tái)小型計(jì)算機(jī)一樣實(shí)現(xiàn)完整功能。它在片上系統(tǒng)的基礎(chǔ)上可采取編程，由單個(gè)芯片就可以完成該系統(tǒng)并實(shí)現(xiàn)其功能，這種嵌入式的結(jié)構(gòu)具有方便靈活，設(shè)計(jì)可操作性強(qiáng)等特點(diǎn)，同時(shí)對(duì)軟硬件有效，應(yīng)用范圍廣[2?3]。文中采用 SoPC作為處理核心器件的方案，與傳統(tǒng)采用FPGA與單片機(jī)聯(lián)合控制的方案（見(jiàn)圖2）相比，本方案設(shè)計(jì)更靈活、成本更低，集成度有大幅度提高，而且硬件的重構(gòu)性好、處理速度更快、易于升級(jí)。

2 系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)由電源管理模塊、傳感器、信號(hào)調(diào)理模塊、SoPC系統(tǒng)、閃存模塊、數(shù)據(jù)讀取模塊組成，見(jiàn)圖3。這里著重介紹SoPC系統(tǒng)的設(shè)計(jì)，SoPC集成了NIOS Ⅱ軟核處理器、片上RAM、片上A/D、通道選擇器、片上FIFO、片上閃存、內(nèi)部晶振、PLL、JTAG通信等。將傳統(tǒng)測(cè)試系統(tǒng)的A/D、通道選擇器、單片機(jī)、CPLD、晶振集成到了一個(gè)8 mm×8 mm的芯片上面，本文中的SoPC集成了圖2虛線框中的所有內(nèi)容，大幅度降低了電路板的面積，并且可以靈活調(diào)整這個(gè)系統(tǒng)的構(gòu)成、性能和大小。

本系統(tǒng)的集成度很高，不僅大大減少了電路板的面積，縮小了整套系統(tǒng)的體積，而且可靠的封裝和非線的大幅度減少，使系統(tǒng)能夠承受更強(qiáng)的沖擊，很大程度地提升了系統(tǒng)的可靠性和安全性。基于SoPC的微型存儲(chǔ)測(cè)試系統(tǒng)的主要技術(shù)性能指標(biāo)：

（1） A/D采樣率：1 MS/s；

（2） 通道數(shù)：8，采集多路加速度，轉(zhuǎn)速，溫度信號(hào)；

（3） 存儲(chǔ)容量：2 Gb/s，最大可擴(kuò)充到512 Gb/s；

（4） 觸發(fā)方式：利用飛行體發(fā)射過(guò)載作為慣性觸發(fā)開(kāi)啟存儲(chǔ)測(cè)試。

2.1 片上ADC

要使用好SoPC的片上A/D，需要做好3個(gè)部分，分別是時(shí)鐘驅(qū)動(dòng)模塊、ADC內(nèi)核的調(diào)用以及ADC的控制模塊。

ADC內(nèi)核對(duì)于時(shí)鐘的輸入有著特殊的約定。驅(qū)動(dòng)ADC的時(shí)鐘只有幾個(gè)固定的頻率，片上ADC內(nèi)部有一個(gè)分頻器，將輸入的時(shí)鐘進(jìn)行進(jìn)行分頻，最終得到1 MHz的采樣率。所以需要調(diào)用PLL模塊，做出精確的時(shí)鐘分頻和時(shí)鐘鎖定。

ADC內(nèi)核的調(diào)用像其他IP核的調(diào)用，需要在IP Parameter Editor里面對(duì)諸多參數(shù)進(jìn)行設(shè)定，如圖4所示，需要的設(shè)定的參數(shù)有core configuration，clocks，reference voltage，channels。

成功調(diào)用ADC內(nèi)核后，還需要對(duì)ADC內(nèi)核進(jìn)行控制，這里需要編寫(xiě)一個(gè)ADC控制模塊，與ADC內(nèi)核的命令與應(yīng)答管腳相連接，對(duì)通道選擇、命令使能、忙閑應(yīng)答等進(jìn)行控制，如圖5所示。

2.2 CPU設(shè)計(jì)

由NIOS Ⅱ構(gòu)建的處理器，需要讀入ADC采集到的12位數(shù)據(jù)，將數(shù)據(jù)進(jìn)行簡(jiǎn)單處理，存入NAND FLASH，在這個(gè)過(guò)程中還要做出觸發(fā)判定，將觸發(fā)后的有效數(shù)據(jù)存入FLASH，將無(wú)效的數(shù)據(jù)剔除。存儲(chǔ)結(jié)束后將FLASH中的數(shù)據(jù)讀取出來(lái)。為了構(gòu)建滿足這些功能的CPU，在NIOS Ⅱ里面調(diào)用了高速時(shí)鐘，高速處理器，大容量RAM，JTAG UART通信口以及對(duì)FALSH進(jìn)行操作的高速I(mǎi)/O口。如圖6所示為CPU的內(nèi)部構(gòu)成。

另外為了對(duì)FLASH進(jìn)行高速讀寫(xiě)，在頂層設(shè)計(jì)的時(shí)候加入了一個(gè)2 Kb的FIFO以及其他一些輔助模塊進(jìn)行高速緩沖，如圖7所示。

3 系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件由原理圖、VHDL語(yǔ)言和C語(yǔ)言聯(lián)合設(shè)計(jì)，使用模塊化的思想，采用自頂向下的設(shè)計(jì)思路。系統(tǒng)的頂層用原理圖的方式進(jìn)行設(shè)計(jì)，片上A/D的調(diào)用和控制、數(shù)據(jù)的采集和通道選擇用VHDL語(yǔ)言來(lái)編寫(xiě)，NAND FLASH的讀寫(xiě)控制使用NIOS ⅡSBT軟件[4]用C語(yǔ)言來(lái)編寫(xiě)。軟件設(shè)計(jì)的總流程如圖8所示。

4 仿真與實(shí)測(cè)結(jié)果

4.1 Modelsim仿真

在系統(tǒng)設(shè)計(jì)完成后，為了驗(yàn)證所設(shè)計(jì)程序的可行性，對(duì)時(shí)序要求嚴(yán)格的部分調(diào)用了Modelsim進(jìn)行仿真驗(yàn)證，圖9為對(duì)片內(nèi)A/D的控制和8通道數(shù)據(jù)流時(shí)序圖。

4.2 實(shí)測(cè)結(jié)果

用信號(hào)發(fā)生器和直流電源給A/D輸入8路模擬信號(hào)，1，3，5，7通道為直流電平，2，4，6，8通道為正弦波。觸發(fā)后開(kāi)始計(jì)時(shí)，128 s后FLASH存滿數(shù)據(jù)，與預(yù)期相符。圖10為從FLASH中讀出的部分?jǐn)?shù)據(jù)，圖11為圖10的局部放大圖。從讀出的數(shù)據(jù)上可以看出正弦波和直流電平的交替變化，經(jīng)換算之后與給定電壓值相符。

5 結(jié) 論

本文提出基于SoPC的嵌入式飛行體存儲(chǔ)測(cè)試系統(tǒng)，充分利用SoPC技術(shù)的優(yōu)勢(shì)，具有小體積、低功耗、集成度高、性能高等優(yōu)點(diǎn)，能夠嵌入導(dǎo)彈等飛行體中獲取有效數(shù)據(jù)。從實(shí)際結(jié)果來(lái)看，新系統(tǒng)的整體體積相比傳統(tǒng)的存儲(chǔ)測(cè)試系統(tǒng)體積，縮小了一半，并且系統(tǒng)各項(xiàng)指標(biāo)均比原先有所提升，經(jīng)實(shí)驗(yàn)測(cè)得的數(shù)據(jù)與理論分析情況相符。此研究對(duì)于各類(lèi)飛行體的設(shè)計(jì)、驗(yàn)收及研究有著一定的作用。

參考文獻(xiàn)

[1] 周治良，劉俊，張斌照.基于FPGA及FLASH的數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)[J].微計(jì)算機(jī)信息，2007（7）：91?92.

[2] 葛宇.基于SoPC和SD卡的嵌入式存儲(chǔ)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D].沈陽(yáng)：東北大學(xué)，2010.

[3] 馬雪松，姚靜波，解維奇，等.運(yùn)載火箭時(shí)序仿真測(cè)試系統(tǒng)設(shè)計(jì)[J].電子器件，2015（2）：436?441.

[4] 見(jiàn)其拓.某導(dǎo)彈便攜式通用測(cè)試系統(tǒng)研制[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2014.

[5] 張瑜，祖靜，張紅艷，等.基于存儲(chǔ)測(cè)試技術(shù)的彈底壓力測(cè)試技術(shù)[J].火力與指揮控制，2014（1）：172?175.

[6] 劉書(shū)文，駱英.基于NiosⅡ的超聲相控陣數(shù)據(jù)采集系統(tǒng)[J].儀表技術(shù)與傳感器，2014（6）：72?75.

[7] 劉帆，杜紅棉，范錦彪，等.炮口沖擊波超壓無(wú)線存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)[J].傳感技術(shù)學(xué)報(bào)，2014（2）：272?276.

[8] 田壯，杜紅棉，祖靜，等.戰(zhàn)斗部動(dòng)爆沖擊波存儲(chǔ)測(cè)試方法研究[J].彈箭與制導(dǎo)學(xué)報(bào)，2013（3）：66?69.

[9] 周柳奇.基于FPGA的數(shù)據(jù)采集及存儲(chǔ)測(cè)試系統(tǒng)的應(yīng)用研究[J].計(jì)算機(jī)測(cè)量與控制，2013（6）：1467?1469.

[10] 靳鴻，陳昌鑫，祖靜，等.嵌入式微型應(yīng)變存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2012（11）：84?86.

[11] 洪黎，張合，李豪杰，等.單兵火箭彈自主式初速存儲(chǔ)測(cè)試系統(tǒng)研究[J].測(cè)試技術(shù)學(xué)報(bào)，2013（1）：8?13.