寬帶電臺中的CMOS自動增益控制設計

趙思棋，李　斌

(中國電子科技集團公司第五十四研究所，河北 石家莊050081)

?

寬帶電臺中的CMOS自動增益控制設計

趙思棋，李斌

(中國電子科技集團公司第五十四研究所，河北 石家莊050081)

摘要自動增益控制(AGC)環路能夠實現對輸出信號幅度的精確控制，是射頻接收器中不可或缺的一部分。提出了一種用于射頻寬帶電臺中的自動增益控制環路。針對自動增益控制環路，從可編程增益放大器(PGA)、可變增益放大器(VGA)和峰值比較器3個角度論述了電路結構和設計方法。對AGC的功能實現和性能指標進行了仿真分析。仿真結果表明，該自動增益放大器在0.13 μm互補型金屬氧化物半導體(CMOS)工藝下，具有80 dB動態范圍，增益步進為1 dB。

關鍵詞RFIC；自動增益控制環路；動態范圍；0.13 μm CMOS

Design on CMOS Automatic Gain Control Loop in Broadband Radio

ZHAO Si-qi,LI Bin

(The54thResearchInstituteofCETC,ShijiazhuangHebei050081,China)

AbstractThe automatic gain control (AGC) loop can implement the accurate control for output signal amplitude,so it is indispensable to radio frequency receiver.This paper puts forward an AGC loop used in radio frequency broadband radio.The circuit structure and design method are introduced from such three aspects as programmable gain amplifier (PGA),variable gain amplifier (VGA) and peak comparator.The function and performance of AGC are simulated and analyzed.The simulation results show that the automatic gain amplifier has dynamic gain of 80 dB and gain step of 1 dB based on the 0.13 μm complementary oxide semiconductor (COMS) process.

Key wordsRFIC;automatic gain control (AGC) circuit;dynamic range;0.13 μm CMOS

0引言

在無線接收機、助聽器和數字電視調諧器等電子設備中，自動增益控制都是不可或缺的模塊。對于不同功率的輸入信號，自動增益控制可以通過調節增益，使設備的輸出幅度保持在一個相對合適的范圍[1-5]。

對于寬帶電臺來說，由于信道距離的不同使得信號具有強弱之分，需要接收機有足夠大的動態范圍來處理不同強度的信號。這是在寬帶電臺射頻接收機中設計自動增益控制環路的意義所在。對于軍用寬帶電臺射頻接收機，由于使用環境的復雜性，天線可能引入各種未知的強干擾信號。在通過整個通道后，干擾信號可能依然存在，并淹沒了有用信號，或使信號失真，因此，在特殊用途的寬帶電臺中，提高它的射頻接收機中頻通道的線性度非常重要。自動增益控制環路恰恰是中頻通道的關鍵電路。

目前，大多數設計都集中在0.18 μm CMOS工藝下，隨著工藝尺寸從0.18 μm減小到0.13 μm,供電電壓將從3.3 V減小到1.2 V，盡管整個電路的功耗和速度得到了極大的優化，但是MOS器件的閾值電壓僅僅下降100 mV，這一情況將惡化整個電路的增益和線性度，提高了電路設計的難度。

因此，對于應用在不同環境的射頻接收機，它需要的AGC的性能指標不同，需要針對電路特定的工作環境，設計出適合接收機正常工作的自動增益控制環路。

此AGC采用數?；旌想娐吩O計架構。為滿足輸入動態范圍的需求，電路包含增益粗調和增益細調2個模塊，且增益細調模塊采用可變反饋網絡架構，以此來提高整體電路的線性度。并且，將工藝尺寸從0.18 μm下降到0.13 μm。

1AGC整體架構

針對AGC的80 dB大動態范圍，分別由一個粗調12 dB步進的PGA實現48 dB的動態范圍和一個細調1 dB步進的VGA實現36 dB的動態范圍。粗調步進使得輸入動態范圍在VGA的可調范圍之內。如圖1所示，中頻信號經過可編程增益放大器(PGA)之后，再通過混頻器下變頻到零中頻送入低通濾波器，濾除帶外強干擾并放大前級信號后，進入可變增益放大器，調節增益并輸出信號。最后，通過在峰值比較器中的信號對比，輸出控制信號到數字電路，調節VGA和PGA的增益大小。

圖1　AGC整體架構

2主要電路設計

2.1增益粗調控制

通過信號B0～B3控制開關來實現PGA電路的增益粗調，達到0dB、12dB、36dB和48 dB的4檔可編程增益變化。其中，信號B0～B3是由電路反饋給數字電路產生的控制信號。該電路采用3級級聯的方式實現48 dB的增益。前2級是步進為12 dB，總增益為24 dB的可變增益放大器，最后一級為輸出buffer，增益固定為0 dB。

粗調增益主要由電路前2級實現，其實現的過程和電路結構如圖2所示。

圖2　PGA中粗調運算放大器

電路由4個基本差分對組成，分別是由M5、M6和M13三管構成的差分對1，由M7、M8和M14構成的差分對2，由M9、M10和M15構成的差分對3以及由M11、M12和M16構成的差分對4。由于基本差分對的小信號增益為[6]：

因此，該電路通過改變信號G1，G2來控制開關M1～M4的狀態，以此從4個差分對中選擇2個進行級聯，達到改變電路增益的目的。例如，當G1為1、G2為0時，開關M1和M4導通，M2和M3閉合，前級跨導為gm5,6，后級跨導為gm11,12。此時該電路的總增益為：

gm5,6RD×gm11,12RD。

2.2細調增益控制

在AGC環路中，可變增益放大器(VGA)是一個核心模塊，它的增益受到外部控制信號的控制。可變增益放大器的增益和控制電壓的函數關系應該使自動增益控制環路的環路增益在控制信號的整個工作范圍保持常數。這個特性使增益控制環路保持一個均勻的環路瞬態響應和恒定的環路穩定時間，而不受輸入信號變化的影響。這就要求變增益放大器的增益應隨控制信號以dB為單位線性變化，以此來保證自動增益控制環路的穩定時間保持常數。實現增益控制的方法有以下幾種[7-10]：① 通過改變輸入管的“源級負反饋”電阻Re的阻值來調節放大器跨導的可變跨導VGA；② 實用可變電阻陣列作為放大器負載的可變負載VGA；③ 采用固定增益放大器和可變衰減網絡的來改變損耗的可變衰減網絡VGA；④ 通過改變放大器的反饋系數來起到調節增益目的的可變反饋網絡VGA。

本文采用可變反饋網絡 VGA架構設計思路，并在此基礎上進行了優化。這種VGA是一個基于全差分運算放大器的閉環反饋電路。不難得出，該放大器的增益為：

G=Rf/Rin。

由于其增益是反饋電阻Rf和輸入電阻Rin的比值，因此通過改變Rf或者Rin的電阻值就可以實現增益可變的目的。由于Rf的改變影響到電路輸入、輸出節點的極點，其變化會對電路的頻率特性造成影響，使帶寬不穩定。因此通常都是改變輸入電阻Rin的值。但Rin的變化會改變前級電路的負載特性，對于一些敏感的電路，需在放大器和前級電路之間加上緩沖器來隔離。

為實現36 dB增益變化，采用2級放大模式，如圖3所示。整體電路可實現粗調12 dB，細調1 dB步進。電路中B1～B5為控制信號，改變電路增益。

圖3　VGA整體架構

2.3峰值比較器

為確保輸出信號幅度正確穩定，AGC電路必須設置合適的閾值電壓，使信號幅度能穩定在正確的幅度，同時還需要保證環路穩定，使信號不發生包絡振蕩。本收發機芯片中，自動增益控制環路采用峰值檢測，如圖4所示，設置波形幅度高位為VH，低位為VL。二者之間為可接受的幅度波動，不需要調整增益。當幅度高于VH時，降低增益，當幅高于VL時，增加增益，以此使輸出波形峰值恒定。通過比較器，使用數字代碼，10、01和00來分別表示波形峰值高于VH，低于VL，以及在二者之間。然后傳送數字代碼到數字邏輯算法，以改變可變增益放大器的增益，使輸出保持恒定。

圖4　比較器規則圖形

信號進入峰值檢測電路，輸出信號峰值電平，分別送入2個比較器和閾值電壓進行比較，輸出比較結果，如圖5所示。

圖5　峰值比較器原理

本文采用的比較器為2級比較器，如圖6所示，比較器的數學表達式[11]為：

圖6　2級比較器

峰值檢測保持電路如圖7所示。當比較器2個輸入端之間存在電壓差時，就會在輸出端產生一個電壓，經過一個PMOS產生電流為電容C1充電，電容上的電壓反饋到比較器的正輸入端vp。如此構成一個反饋電路實現跟蹤輸入信號的作用。由于PMOS管與電容C1構成充電支路，無法對其進行放電。所以在輸入信號到達峰值后繼續減小時，電容上的電壓只保留了最大值，進而實現了輸入信號峰值保持的作用。另外，電容正端和MOS管構成復位電路，當對信號進行峰值檢測保持以及ADC對信號峰值進行模數轉化過程中，此MOS管處于關斷狀態，當接收到復位信號后，MOS管導通，快速泄放掉電容C1上的電荷，以便對后續輸入信號的處理工作。

圖7　峰值檢測電路

3仿真結果分析

這部分給出了自動增益控制中各個可變增益部分的仿真性能結果。PGA和VGA的增益仿真波形如圖8和圖9所示。PGA的工作頻率為150 MHz，最小增益步長為12 dB。VGA的帶寬為10 MHz，最小增益步長為1 dB，實現0～35 dB的增益控制。仿真結果顯示，2個模塊的增益都滿足設計要求。圖9中抽樣給出了0 dB、8 dB、15 dB、23 dB和31 dB的增益仿真結果。

圖8　AGC增益仿真曲線

圖9　VGA增益仿真波形

為了滿足寬帶電臺中射頻接收機對線性度的要求，在線性度和噪聲系數之間進行了折衷，PGA和VGA的噪聲系數和輸出1 dB壓縮點的仿真結果如表1所示，達到設計指標要求。

表1　PGA和VGA的性能仿真結果

4結束語

針對寬帶電臺的特殊應用環境，設計了一款應用于射頻接收機芯片中的自動增益控制環路。詳細分析了電路中各個組成部分的電路設計思路并給出了系統的仿真結果。通過仿真結果初步驗證了電路實現了AGC的功能指標和性能指標。采用0.13 μm CMOS工藝，使得該模塊可以和數字電路集成在一塊芯片中，大大降低了芯片尺寸，提高了集成度，并且提升了系統的運行速度[12]。在實現電路功能指標的前提下，綜合考慮了電路線性度和功耗之間的折衷，大大提升了AGC環路的線性度，避免了信號傳輸過程中的增益壓縮等非線性失真。

參考文獻

[1]NGUYEN H H,NGUYEN H N,LEE J S.A Binaryweighted Switching and Reconfiguration-based Programmable Gain Amplifier[J].IEEE Trans.Circuits Syst.Ⅱ,2009,56(9): 699-703.

[2]CORO G A,ANTONIO A R J L,JAIME R A.Micropower Class-AB VGA with Gain-independent Bandwidth[J].IEEE Trans.Circuits Syst.Ⅱ,2013,60(7): 397-401.

[3]SO Y K,JANG J Y,Oh I Y,PARK C S.A 2.16 m W Low Power Digitally-controlled Variable Gain Amplifier[J].IEEE Microw Wireless Compon,2010,20(3): 172-174.

[4]LIU C,YAN Y P,XIONG Y Z.A 5 Gb Sautomatic Gain Control Amplifier with Temperature Compensation[J].IEEE J.Solid-State Circuits,2012,47(6): 1 323-1 333.

[5]CHOI I,SEO H,KIM B.Accurate dB-linear Variable Gain Amplifier with Gain Error Compensation[J].IEEE J.Solid-State Circuits,2013,48(2): 456-464.

[6]拉扎維.模擬CMOS集成電路設計[M].西安：西安交通大學出版社，2008：84-108.

[7]THANACHAYANONT A,NAKTONGKUL P.Low-voltage Wideband Compact CMOS Variable Gain Amplifier[J].Electronics Letters,2005,41(2): 51-52.

[8]ELWAN H O,ISMAIL M.Digitally Programmable Decibel-linear CMOS VGA for Low-power Mixed- signal Applications[J].IEEE Transactions on Circuits and Systems Ⅱ,2000,47(5): 388-389.

[9]KOM Ji-hun,CHAE Chang-seok,WOO Young-Jin,et al.A CMOS Variable Gain Amplifier with Wide Dynamic Range and Accurate dB-Linear Characteristic [C]∥ The 8th International Conference of Advanced Communication Technology,2006: 831-835.

[10]KWON J K,KIM K D,SONG W C,et al.Wideband High Dynamic Range CMOS Variable Gain Amplifier for Low Voltage and Low Power Wireless Applications[J].Electronics Letters,2003,39(10): 759-760.

[11]艾倫.CMOS模擬集成電路設計[M].北京：電子工業出版社，2012：359-396.

[12]Willy M C Sansen.模擬集成電路設計精粹[M].北京：清華大學出版社，2007：181-200.

趙思棋男，(1991—)，碩士研究生。主要研究方向：模擬集成電路設計。

李斌男，(1972—)，研究員。主要研究方向：集成電路設計。

作者簡介

收稿日期：2015-11-24

中圖分類號TP391.4

文獻標識碼A

文章編號1003-3106(2016)03-0079-04

doi:10.3969/j.issn.1003-3106.2016.03.22

引用格式：趙思棋,李斌.寬帶電臺中的CMOS自動增益控制設計[J].無線電工程,2016,46(3):79-82.