一種智能1394B接口模塊設計與實現

鄧發俊

摘要：1394B總線以其高帶寬、低延遲、高可靠特性在機載系統中應用越來越廣泛。該文介紹了1394B總線協議，實現了一種智能1394B接口模塊，并進行了通信測試，具有一定的參考意義。

關鍵詞：1394B；匿名簽署協議；通信

中圖分類號：TP393 文獻標識碼：A 文章編號：1009-3044（2016）01-0238-02

Design and Implementation of An Intelligent 1394B Interface Module

DENG Fa-jun

（AVIC Computing Technique Research Institute，Xian 710065 ， China）

Abstract： With its high bandwidth， low delay and high reliability， 1394B bus is widely used in airborne system. This paper introduces the 1394B bus protocol， implements an intelligent 1394B interface module， and carries out the communication test， which has a certain reference value.

Key words： 1394B； ASM； communication

1 概述

1394B總線網絡與傳統1553B總線系統相比具有高帶寬、低延遲、高可靠性等方面優勢，已經廣泛應用于新一代戰機的航電系統、飛行器管理系統和機電公共設備管理系統。

2 1394B總線概述

IEEE 1394-1995最初由Apple公司提出，由IEEE正式制定，支持100/200/400Mbps通信速率，其目的是為了簡化計算機的外部連線，并且為實時數據傳輸提供一個高速接口[1]。2000年對IEEE 1394-1995標準進行補充，增強了互操作性，解決了一些二義性問題，形成了IEEE 1394a-2000。2002 年起，對IEEE 1394-1995 規范進行了不斷地完善， 確定了IEEE-1349b-2002，其目標是用于傳輸多媒體數據，其帶寬，傳輸速度，距離等都有了大幅度提高[2]。

1394B總線具有如下特點：

采用異步流包：異步流包是異步時間間隔內發送的等時包。異步流被用于網絡上大多數的通信。

使用STOF同步：STOF包由每條總線上的CC按照固定的幀速率發送STOF包通知總線上所有的節點新的一幀開始。通過傳輸一個固定速率的STOF包實現網絡的同步。

縱向奇偶校驗（VPC）：縱向奇偶校驗（VPC）是作為1394物理層產生的CRC校驗的一個附加校驗。VPC提供物理層和軟件層在進行消息傳輸過程中的附加數據完整性的保障。

通道號靜態分配：因為異步流包在格式上與等時包一致，所以也由通道號來確定目標節點，總線上每個節點的通道號是由應用預先分配的，根據體系結構而定。

帶寬預分配：每一幀開始后（STOF包），總線上每個節點的發送和接收的時間由應用根據體系結構預先分配。

使用匿名簽署協議（ASM）：匿名簽署協議是為了滿足嵌入式實時系統需求的上測試協議，ASM協議建立于下層協議，不需要1394消息頭傳輸ASM特殊消息[3]。

3 模塊設計

智能1394B接口采用MPC8270實現，對外提供三個1394B端口。模塊主要由時鐘電路，電源電路，復位電路，1394接口電路以及處理器電路組成。系統結構如圖1所示。

圖1 系統結構

3.1 處理器電路

處理器電路主要由處理器，SDRAM，CPLD和FLASH組成。

采用MPC8270處理器，主頻266MHz，外頻66MHz，提供PCI總線仲裁以及標準PCI總線接口，運行VxWorks5.5系統，完成應用數據處理以及通信傳輸控制和管理工作，并提供串口、以太網等調試接口。

SDRAM：采用四片容量為512MB的SDRAM組成2GB容量的內存，工作頻率66MHz，64bit寬度，作為程序和數據的存儲空間。

CPLD：CPLD固化邏輯用于實現CPU初始化配置，復位管理，片選分配等功能。

FLASH：容量64MB，訪問速度120ns，寬度32bit，用于固化Boot、OS以及應用程序。

3.2 1394B接口

1394B接口屬于該模塊對外的應用通信數據接口，選用1394鏈路層和物理層實現芯片以及1394變壓器，實現模塊1394B接口的對外耦合。1394B電路連接示意見圖2。1394鏈路層芯片帶有獨立的PCI控制器，內部帶有多個DMA發送通道和接收通道。可直接掛接在主處理器的PCI接口上，通過PCI總線進行對鏈路層的控制。1394物理層芯片是1394B物理層芯片中的一款高性能物理層接口芯片，保持與其他物理層芯片設計的兼容性。該芯片滿足OHCI、IEEE 1394-1995、IEEE 1394a-2000、IEEE 1394b-2002等協議規范；全面支持IEEE 1394b-2002協議下S100，S100β，S200，S200β，S400和S400β的傳輸速率；提供3個物理層端口。

圖2 1394B接口電路連接示意

4 模塊工作流程

模塊的工作流程如下：

a.CPLD邏輯輸出配置字對處理器進行初始化配置，配置的主要內容有：將CPU配置32位模式啟動，內部寄存器基值為0xF0000000，啟動地址為0xFFF00100，內核工作頻率為200MHz， 處理器工作在PCI Host模式， PCI接口工作頻率為33MHz；

b.CPU從0xFFF00100（FLASH地址）獲取第一條指令開始執行，通過獲取的指令對CPU的中斷，時鐘，系統總線，SDRAM和FLASH進行初始化，并將后續的固化在FLASH中的代碼從FLASH搬運到SDRAM中，搬運到SDRAM的起始地址為0x0000C000；

c.完成代碼搬運后，處理器開始對串口進行初始化，并在執行后續代碼時通過串口輸出相應的打印信息；

d.處理器執行上電BIT，以及后續的BOOT代碼；

e.處理器運行操作系統；

f.處理器調用驅動程序對1394設備進行初始化，設備初始化工作包括調用設備句柄空間的初始化、設備資源的分配、信號量的初始化、中斷的使能和設備工作模式的設置等過程；

g.初始化完成后，處理器可進行1394B通信。發送過程：主機應用調用異步流數據包發送函數后，由驅動檢查相關參數的合法性，由主機通知鏈路層芯片該消息數據準備好，根據數據包發送條件判斷出該數據包具備發送條件后，配置異步流發送上下文，啟動DMA，鏈路層芯片從指定的數據包地址中將數據搬移到鏈路層芯片的FIFO 緩沖中發送，完成異步流的發送。接收過程：設備在接收到消息之前，首先在設備的初始化時配置異步流的接收上下文，啟動接收，當設備檢測到數據包到達時，物理層芯片根據接收的上下文配置，將和配置的通道號匹配的異步流數據包上傳鏈路層，鏈路層啟動DMA 將接收到的數據直接放在指定的主機緩沖區內，然后更新接收的上下文配置，同時更新主機的緩沖區地址。

工作流程圖如圖3所示。

圖3 模塊工作流程圖

5 測試驗證

將智能1394B接口模塊安裝在測試工裝中，經過高速1394線纜與1394B仿真分析儀連接，運行測試程序，1394B接口模塊的三個端口都能和標準設備正確通信。

6 結論

本文介紹了1394B總線協議的特點，基于MPC8270實現了三端口1394B接口模塊，并進行了測試驗證，具有一定的應用價值。

參考文獻：

[1] 李世平，戴凡，汪旭東.IEEE-1394系統原理與應用技術[M].2004：1-2.

[2] 劉莎，陰亞芳.VxWorks下1394b總線系統驅動軟件設計[J].測控技術，2013（5）：96-99.

[3] 馬寧，王宣明，鄭斐.飛機管理系統1394總線AS5643協議的設計與實現[J].航空計算技術，2013（6）：122-124.