100MHz帶寬數字存儲示波器的模擬通道設計

遼寧工業大學電子與信息工程學院　王　浩　孟麗囡　孫福明

?

100MHz帶寬數字存儲示波器的模擬通道設計

遼寧工業大學電子與信息工程學院王浩孟麗囡孫福明

【摘要】本文采用分立元件設計了一種應用于100MHz帶寬的數字存儲示波器的模擬通道。為克服傳統模擬通道中存在的固有缺點，使用了VGA與固定增益級聯的方法。所設計的模擬通道主要由信號垂直調理電路、觸發電路、通道控制與校正電路組成。方波增益測試和頻率響應測試驗證了本文設計的有效性。

【關鍵詞】模擬通道；信號垂直調理；VGA；觸發

注：本文受遼寧省高等學校優秀人才支持計劃資助（LR2015030）。

1　引言

示波器可將人眼看不見的電信號轉化為圖像信息，方便人們對電信號的測試和研究。為了更加直觀和深入理解被測對象，所以常需要借助示波器進行[1]。采樣率和模擬帶寬是評價數字示波器的兩個重要指標。模擬帶寬容易受外界環境干擾，特別是高帶寬示波器更易受系統中的地彈、串擾以及其他多種影響。本文設計的數字示波器的模擬通道，主要的技術指標要求包括：（1）模擬帶寬：100MHz；（2）垂直通道檔位：5mV/div－5V/ div (1-2-5步進)；（3）輸入阻抗：1MΩ/150Ω可選；（4）觸發類型：邊沿觸發；（5）觸發源：外部觸發、通道1信號、通道2信號、交流信號(50Hz)。

2　系統設計方案

2.1總體方案

數字存儲示波器的整體設計框圖如圖1所示。

圖1　數字存儲示波器總體方案

模擬通道包含信號垂直調理通道和觸發通道。前者是限制數字示波器帶寬的關鍵。通常，ADC的輸入范圍比較窄（一般少于1Vpp），所以采用信號調理電路對輸入信號進行調整。為保證波形信號穩定地顯示，每次的開始掃描的位置都必須是周期信號的同一點。

2.2信號垂直調理通道方案

信號通道由CH1、CH2通道組成，兩路通道完全相同。由于外接信號幅度不定，所以首先對其進行衰減。帶寬限制是為減少高頻噪聲。阻抗變換可減小后級直流偏移量。增益控制是對信號幅度進行增益和衰減，這可使ADC逼近滿量程。輸出驅動環節實現信號單端轉差分和加垂直偏移調節，外部輸入信號經此通道進入AD進行處理。

設計要求外部輸入電壓范圍是±5mV～±50V[2]，具體設置如表1所示。

2.3觸發信號通道方案

觸發信號通道主要通過多路選擇器對輸入信號進行選擇，如果是50Hz交流或外部信號，需進行信號調理；如果是經信號調理的CH1和CH2信號，則可直接輸入高速比較器。高速比較器把輸入信號和觸發基準信號進行比較，輸出不同占空比的脈沖信號給FPGA處理。

2.4通道控制電路方案

通道控制電路是對觸發通道和信號調理通道的各個繼電器和調節電平進行控制，比如交直流耦和、衰減網絡以及輸入通道的選擇。調節電平控制主要調節調偏電壓和VCA壓控端。

3　信號垂直調理通道電路

3.1無源衰減網絡

無源衰減網絡在信號垂直調理通道中起著重要作用[3]，因VCA824衰減范圍有限，所以有必要設計衰減網絡與之配合。

實際線路中分布電容和引線電容對網絡有影響，當電路工作在高頻段時，為抵消電阻的寄生電感和寄生電容，加入高頻補償電容。調節高頻補償電容使網絡達到最佳補償時，無源衰減網絡的衰減倍數K為：。

表1　增益衰減分布表

3.2阻抗變換電路

信號經過無源衰減網絡后，在VCA824的輸入端會有直流偏移電流，這個電流為微安級。如果其作用在較高的對地電阻上將導致較高的直流偏移量。加入阻抗變換電路來減小輸出端對地阻抗，并提高帶載能力和隔離前后級影響[4]。

由于高速寬帶運放的低頻特性不理想，所以直流與交流分開進行阻抗變換。直流分量會影響射隨器的Q點，所以通過電容隔直。直流分量通過處于深度負反饋的AD8512的輸入端耦合到輸出端，與交流分量合二為一，通過阻抗反映法可把信號從輸入端傳輸到輸出端。

3.2.1輸入阻抗

無源衰減網絡與阻抗變換網絡之間沒有隔離，因此后級會影響前級的輸入阻抗。當直通時，輸入信號直接進入阻抗變換電路，示波器的輸入阻抗等于阻抗變換電路的輸入阻抗，則要求阻抗變換電路的輸入阻抗為1MΩ。表示無源衰減網絡的分壓電阻，表示阻抗變換網絡中運放輸入端的分壓電阻。當使用前面無源衰減網絡時，示波器的輸入阻抗等于，由于無源衰減網絡為40倍衰減，則比1MΩ小很多，則示波器的輸入阻抗約等于。 3.2.2直流通道

由于輸入電壓可能會因檔位的不同而有不同，為使AD8512正常工作，我們對輸入信號進行電阻分壓，然后在阻抗變換電路輸出端，通過電阻分壓將信號變換到原電壓值，具體定量分析如下。

3.2.3交流通道

我們利用場效應管和三級管構成復合管來提高輸入阻抗。為調整T1管的Q點，我們加入T3，并把它接成電流源的形式。對于T2來說，隨溫度升高，其Ic和Ie增大，則R4電壓增大使AD8512反相端電壓升高。同時，AD8512正相電壓不變，引起輸出減小，導致T2的Ic和Ie減小。經此負反饋維持Ic和Ie的穩定，從而穩定了Q點，減小了溫漂，增加穩定性。

3.2.4帶寬限制

由于環境以及輸入信號的高頻噪聲容易造成后級放大器自激等干擾，所以有必要對高于100MHz的高頻信號做濾波處理來提高系統的靈敏度[5]。本文采用無源一階低通濾波器。如選有源濾波器，因運放的加入和級間直接耦合方式會引起自激或零漂。

因前后級電路會影響低通濾波器的性能，則把其加在阻抗變換和VCA824之間。

3.3VGA運放電路設計

由于需要直流耦、寬帶寬、V/V線性連續可變，本設計選擇VCA824。其在10V/V時具有420MHz的帶寬，精度達到20dB±0.3dB。由于它在差分輸入狀態下增益不可變，所以本文設計為單端輸入。為提高VCA824的幅頻特性和通道平坦度，以及補償前面分壓電阻的誤差，設置VCA824的增益為0.05～7V/V。

為了矯正各級電路之間的誤差，壓控選擇12位DA對增益進行精準控制。因為高速信號對阻抗一致性、損耗等要求很高，且需要低阻抗的回流路徑，設計采用4層板設計。為去除紋波和去耦電容的效果有限，本文選用電源EMI濾波器提高模擬通道的電磁兼容性（EMC）。本文選用的是BNX005直流電源濾波器，它由四接線端電容器、旁路電容和鐵氧體珠電感器構成[6]。

3.4固定增益電路設計

固定增益電路是與ADC連接的運算放大器，主要任務是對信號的固定增益放大和提高帶載能力，輸出電流能達到180mA?？紤]到輸入信號可能在高頻段，因運放的外圍器件和線路會產生寄生電容，我們選取THS4302作為最后一級放大。

3.5單端變差分電路設計

ADC前級為信號的單端轉換為差分電路，其對信號進行垂直偏移調節。本文采用LMH6552。在100MHz帶寬內，它保證0.1dB的增益平坦度。信號為單端輸入，并利用其負端完成垂直偏移調節。

4　觸發電路

觸發通道是通過多路選擇器選擇觸發信號，然后進行信號調理后進入高速比較器，通過設置不同的觸發電平將輸入信號變換為不同占空比的觸發脈沖。觸發信號可以來自系統內部或外部，CH1和CH2的信號直接從信號調理通道中引出，引出時要做相應隔離。當從系統外部引入觸發信號時，需要先對信號調理后向多路選擇器傳輸信號。

4.1多路選擇器的設計

對于觸發信號選擇采用LMH6574。它可以通過向引腳12外加電阻的方式設定增益，這樣就可以設置增益以便減小后級運放的放大倍數來提高系統的頻率響應。

4.2高速比較器電路設計

本文采用LMH7322。當輸入超過100mv時，它的失真僅為5ps、供電為寬壓2.7V～12V。它的電路。

DAC輸出的電壓經LM431調整為-2.5V～2.5V，再經過三極管放大后輸入比較器。LMH7322輸出端將得到的差分同步脈沖信號送給FPGA進行處理。其中，可以調節RHREF 與RHYS之間的遲滯電阻，減少因為假信號噪聲引起的狀態變化進而增加系統的穩定性。

5　通道控制電路

對信號調理通道控制是把輸入的模擬信號進行不失真的放大和衰減以及偏移，保證AD工作在正常采樣范圍內。對觸發信號通道控制是選擇不同的觸發源，對觸發信號的處理進行選擇控制，例如觸發通道的交/直流耦合控制、高頻抑制和低頻抑制、高速比較器的輸入觸發電平的控制。

首先設計通道狀態控制電路，當需要對通道的狀態進行調整時，由DSP控制FPGA對外部進行控制[7]。本文采用具有輸出鎖存功能和三態控制的高速轉換器CD4094。

然后需要設計電平調節電路，輸入調零和偏移控制都需要電平調節，本文通過DAC來實現。DSP控制FPGA發送控制信號給DAC，使DAC輸出模擬控制信號。選擇DAC時主要考慮3個方面：（1）電壓調節范圍和電壓分辨率；（2）數模轉換器的線性度和建立時間；（3）PCB布線的難易，比如是否需要外接參考源。

本文選擇采用AD5628。AD5628的分辨率為12bit，電壓調節范圍為0-5V，建立時間為6us并且內部已經集成參考電壓源。FPGA通過SCLK、DIN、SYNC三個引腳控制AD5628。其中VOUTA～VOUTH分別對應的是模擬電壓值，用于實現各處電平調節。

6　測試結果與內容

信號源使用RUITE的SG1110數字合成信號發生器，示波器為固緯GDS-1102A-U。首先，設置信號源的參數并分成兩路，一路直接送到示波器，另一路送到本次設計的模擬通道中，將其輸出送入示波器。然后，對比兩路波形，測試系統方波增益與系統頻率響應。

首先是方波增益驗證，由于線路阻抗匹配的原因，信號源顯示的數值與示波器實際測量值之間有一定誤差，為了保證測試結果的準確，我們以示波器測量數據為準。信號調理通道調至20mV檔時，測試直通情況下的方波增益。此時不通過衰減網絡，電阻分壓為0.8倍，VGA放大倍數為1.56，整個模擬信號調理通道放大倍數為6.25。信號調理通道調至200mV檔時，測試通過衰減網絡時的情況。此時通過40倍衰減網絡，電阻分壓為0.8倍，VGA放大倍數為6.25，整個模擬信號調理通道放大倍數為0.625。完全符合設計目標。

然后是頻率響應驗證,本次設計的模擬通道的帶寬為100MHz，因為有無源衰減網絡的加入，所以要分別測試直通和帶無源衰減網絡兩種情況，應用正弦信號點頻法測試模擬通道的頻率響應，具體為保持輸入信號幅度不變，測試當輸入信號頻率為不同頻率時幅度的變化情況。

首先驗證直通情況，此時將檔位調至20mV檔，設置輸入信號幅值為160mV，然后調節不同頻點并記錄輸出幅值。20mV檔理論增益G0為6.25。測試結果為帶寬內0.1dB平坦度達到了60MHz，-3dB帶寬達到110MHz，完全符合設計目標。

7　結論

本設計主要實現了多級衰減、VGA可控增益放大、固定增益放大相結合的方式來調控信號。同時，在電源線上加入了磁環減少噪聲，并通過加補償電容對高頻部分進行頻率補償。本文的設計從理論分析到實驗驗證都達到預期結果，但是在增加帶寬與降低噪聲方面還有一定的提升空間。

參考文獻

[1]古天祥,王厚軍,習友寶,詹惠琴.電了測量原理[M].機械工業出版社,2006.

[2]涂建.DSO通道與觸發電路模塊設計研究[D].成都:電了科技大學白動化工程學院,2010.

[3]張濤.數字存儲示波器500MHz寬帶模擬通道設計[D].成都:電了科技大學,2008.

[4]董平.1GHz帶寬多功能數字存儲示波器模擬通道設計[D].成都:電子科技大學,2012.

[5]王彥斌.數字存儲示波器中300MHz模擬通道設計[D].成都:電了科技大學自動化工程學院,2008.

[6]王立欣,林雨波.門亮.高速數據采集模擬通道設計相關[J].電測與儀表,2007,44(497):44-46.

[7]董立志.示波器信號調理通道與觸發電路設計[D].成都:電了科技大學,2012.