基于DDS和DSP提高跳頻頻率合成器的幅度穩(wěn)定性研究

孟祥軍（沈陽斯達(dá)特電子科技有限公司,遼寧沈陽，110122）

?

基于DDS和DSP提高跳頻頻率合成器的幅度穩(wěn)定性研究

孟祥軍
（沈陽斯達(dá)特電子科技有限公司,遼寧沈陽，110122）

摘要：針對(duì)于傳統(tǒng)的通信系統(tǒng)中跳頻速度慢、分辨率不足的問題，設(shè)計(jì)了基于DSP+DDS的高速度、高分辨率的跳頻器。通過DSP 對(duì)DDS的制產(chǎn)生調(diào)頻序列，同時(shí)通過自學(xué)習(xí)產(chǎn)生頻率幅度曲線，對(duì)產(chǎn)生的信號(hào)進(jìn)行閉環(huán)控制產(chǎn)生高穩(wěn)定頻率和幅度輸出。

關(guān)鍵詞：自學(xué)習(xí)；DDS；幅度穩(wěn)定性

0　引言

通信系統(tǒng)在民用、商用、軍事上承擔(dān)著語音、圖像等重要數(shù)據(jù)信息的傳輸作用；尤其是涉及到國(guó)家安全的信息傳遞設(shè)計(jì)到國(guó)家安全和國(guó)家利益的問題；信息傳送的安全成為重中之重。作為無線傳輸設(shè)備的發(fā)射接收開放性，往往存在容易被截獲、偵聽、干擾的問題；而跳頻通信的方式可以極大的降低信息泄漏的風(fēng)險(xiǎn)；而跳頻的核心部件跳頻頻率合成器，決定了一個(gè)跳頻通信系統(tǒng)的關(guān)鍵性能指標(biāo)。近年來低功耗DDS的出現(xiàn)對(duì)設(shè)備終端的小型化和低功耗化起到了很好的作用，而文獻(xiàn)[4]的功耗較大和信號(hào)穩(wěn)定性控制沒有起到閉環(huán)控制，導(dǎo)致在整個(gè)頻帶范圍內(nèi)信號(hào)幅度變化較大。本設(shè)計(jì)就是設(shè)計(jì)一套基于DSP+DDS的低功耗跳頻系統(tǒng)。

1　系統(tǒng)硬件設(shè)計(jì)

本設(shè)跳頻系統(tǒng)計(jì)采用TI的TMS320VC5509A的數(shù)字信號(hào)處理芯片(DSP)作為控制單元，以直接數(shù)字頻率合成芯片(DDS) AD9953作為頻率發(fā)生單元；以高速運(yùn)放AD8037和高速開關(guān)二極管IN4148構(gòu)成了精密整理電流，作為幅度檢測(cè)單元；以高速乘法器AD834和數(shù)模轉(zhuǎn)換器MAX532ACWE構(gòu)成了幅度控制單元；系統(tǒng)主要有上述的4個(gè)單元共同構(gòu)成一個(gè)高速頻率捷變、頻率分辨率高、頻率穩(wěn)定性高、幅度穩(wěn)定性高的跳頻頻率合成器單元。系統(tǒng)構(gòu)成如圖1系統(tǒng)結(jié)構(gòu)圖所示。

圖1：系統(tǒng)結(jié)構(gòu)圖

本系統(tǒng)的采用的控制芯片TMS320VC5509A的工作時(shí)鐘最高達(dá)到200M；而該芯片另一個(gè)特性是低功耗，本設(shè)計(jì)采用了TQFP封裝144腳的芯片，最高工作頻率可以達(dá)到144M；本系統(tǒng)采用100M工作主頻，外部采用25M高穩(wěn)定度的有源時(shí)鐘信號(hào)，為控制芯片提供時(shí)鐘頻率，DSP采用4倍頻，使系統(tǒng)工作在100M主頻。控制芯片電源采用了TPS767D301PWP高穩(wěn)定雙電源為DSP提供1.8V內(nèi)核電源和3.3V外部IO單元電源。該芯片內(nèi)部有128Kx16bit的RAM，可以完成代碼加載和復(fù)雜算法計(jì)算所需要的RAM空間；芯片采用Boot Loader方式加載代碼。

使用芯片自帶的ADC進(jìn)行對(duì)幅度檢測(cè)單元進(jìn)行信號(hào)幅度采集。采用芯片自帶的高速SPI口控制DDS和幅度控制單元的芯片工作。實(shí)踐中TMS320VC5509A與DDS和DAC的通信速度可以達(dá)到10Mbit/S。可以輕松實(shí)現(xiàn)對(duì)其進(jìn)行1M/S的控制速度。

采用的DDS芯片為AD9953,該芯片最高工作主頻為400M，而時(shí)鐘源信號(hào)頻率為25M；因此DDS采用內(nèi)部的倍頻電路，使外部低頻信號(hào)16倍頻后變?yōu)?00M，變?yōu)镈DS時(shí)鐘信號(hào)。由于DDS自身的性能限制其輸出最高頻率在應(yīng)小于時(shí)鐘信號(hào)的40%，因此本系統(tǒng)定位最高頻率為150M，使得輸出信號(hào)平滑，信噪比較高。

圖2：DDS輸出的設(shè)定值和實(shí)際值之差

圖3　精密整理濾波電路

2　DDS頻率輸出控制分析

DDS芯片工作主要是對(duì)倍頻器設(shè)置、相位寄存器、頻率寄存器、工作模式寄存器等的設(shè)置來完成；設(shè)置較為簡(jiǎn)單；根據(jù)被系統(tǒng)的性能要求，設(shè)定為輸出信號(hào)初始相位為0。在本系統(tǒng)中主要是關(guān)心的指標(biāo)為頻率的輸出穩(wěn)定性文體。而DDS的頻率控制32bit的頻率寄存器來完成；其目的輸出頻率與DDS時(shí)鐘頻率和頻率寄存設(shè)置數(shù)據(jù)成線性關(guān)系。關(guān)系如等式1：

由等式2知由于fm為固定數(shù)據(jù)，為了提高數(shù)據(jù)的計(jì)算精度和DSP的計(jì)算速度，可以得到一個(gè)頻率與頻率設(shè)定寄存器的系數(shù)，其數(shù)據(jù)位等式3：

3　幅度檢測(cè)與計(jì)算

幅度檢測(cè)部分采用了標(biāo)準(zhǔn)的全波精密整流放大電路，完成對(duì)正弦信號(hào)轉(zhuǎn)化為直流信號(hào)的過程；該電路在工程應(yīng)用中已經(jīng)很成熟本設(shè)計(jì)放大器采用了高速AD8037和高速開關(guān)二極管IN4148構(gòu)成。如圖3所示精密整流濾波電路：

該電路實(shí)現(xiàn)了對(duì)正玄信號(hào)的精密整理轉(zhuǎn)化為0-3.3v的直流電壓信號(hào)過程。其計(jì)算模型可以等效為如等式5所示：為ADC采集到電壓，為信號(hào)放大系數(shù);為幅度單元輸出信號(hào)的峰峰值。由于采用的ADC為10bit的分辨率，對(duì)信號(hào)分辨能力為3.3mv。當(dāng)系數(shù)信號(hào)為峰峰值1v的信號(hào)時(shí)，由于可以取值為3倍放大，經(jīng)過處理后可以完成對(duì)輸出信號(hào)幅度1mv的采集分辨率；可以很好的控制變頻輸出信號(hào)的輸出幅度。

每天我們都會(huì)面對(duì)著無數(shù)的選擇，有些事芝麻小事不值得一提，但有些對(duì)于我們?nèi)松鷧s又較大的影響。我們不斷受到無數(shù)選擇的轟炸，這使我們無法每次都能夠做出最恰當(dāng)?shù)倪x擇。但有個(gè)非常有效的技巧——批判性思維。要做到批判性思維有許多方式，但以下四步可以幫助你更好的建立你的批判性思維。

4　輸出幅度控制原理

對(duì)于信號(hào)的輸出幅度控制，由于采用的高速乘法器AD834和數(shù)模轉(zhuǎn)換器MAX532ACWE設(shè)計(jì)，AD834的信號(hào)計(jì)算速度為500M的四象限乘法器；而MAX532ACWE為響應(yīng)速度在1M以上的DAC輸出；可以快速實(shí)現(xiàn)對(duì)信號(hào)幅度的調(diào)整功能。MAX532ACWE雙路12位數(shù)模轉(zhuǎn)換器，一路配置為正常輸出方式，另一路采用分壓方式，分壓比例為1000：1；然后采用兩路模擬信號(hào)相加的的方式；即可以實(shí)現(xiàn)DAC輸出控制幅度控制電壓分辨率在50uV以內(nèi)；通過AD834對(duì)和進(jìn)行乘法計(jì)算，得到幅度可控的高穩(wěn)頻率、幅度的輸出信號(hào)。根據(jù)AD834的計(jì)算模型可以進(jìn)行如下計(jì)算得到等式7；為AD834輸出負(fù)載的系數(shù)；由于AD834芯片特性要求和的絕對(duì)值必須小于1v的信號(hào)。

5　軟件實(shí)現(xiàn)

系統(tǒng)控制部分采用TMS320VC5509A完成;上電后，DSP首先根據(jù)預(yù)定模式進(jìn)行代碼從外部存儲(chǔ)器中加載到片內(nèi)RAM，然后進(jìn)行DSP初始化，然后調(diào)用根據(jù)系統(tǒng)的模式加載參數(shù)，初始化DDS和根據(jù)輸出頻率初始化幅度控制單的DAC，同時(shí)檢測(cè)輸入信號(hào)。檢測(cè)完畢加載設(shè)置調(diào)頻部分進(jìn)行工作。系統(tǒng)上電時(shí)序圖如圖4所示。

當(dāng)幅度信號(hào)在10-160M之間幅度具有衰減的時(shí)候，啟用幅度自學(xué)習(xí)代碼，進(jìn)行自學(xué)習(xí)校準(zhǔn)功能。其校準(zhǔn)的工作方法主要是根據(jù)輸出頻率，檢測(cè)對(duì)應(yīng)的幅度值，當(dāng)幅度超過誤差允許范圍時(shí)，通過設(shè)定DAC參數(shù)使輸出幅度可以進(jìn)行放大和縮小的控制，構(gòu)成閉環(huán)幅度控制系統(tǒng)，而校準(zhǔn)后，可以得到一個(gè)頻率點(diǎn)和其幅度差值的控制表；當(dāng)每次發(fā)生頻率變化的時(shí)候就計(jì)算出一個(gè)對(duì)應(yīng)的DAC的輸出電壓來校準(zhǔn)輸出幅度。幅度控制自學(xué)習(xí)的控制流程圖如圖5所示。

圖5　幅度控制自學(xué)習(xí)的控制流程圖

6　輸出數(shù)據(jù)測(cè)試

（1）系統(tǒng)工作頻率范圍：10M到110M赫茲時(shí)系統(tǒng)能夠輸出良好的調(diào)頻幅度波形。根據(jù)奈奎斯特定力，由于主頻在400M，系統(tǒng)最高能達(dá)到200M赫茲，但是實(shí)際測(cè)試中發(fā)現(xiàn)當(dāng)信號(hào)超過140M以后，噪聲明顯增加，系統(tǒng)沒有達(dá)到理論極限之。

（2）測(cè)試得到的結(jié)果，由于頻率范圍從10M到110M赫茲之間變化時(shí)，當(dāng)不采用幅度控制時(shí)，信號(hào)的幅度下降回答道30%，采用幅度控制后，信號(hào)的幅度能穩(wěn)定在峰峰值為1v誤差在5mv以內(nèi)；達(dá)到了預(yù)期的幅度穩(wěn)定功能。

（3）當(dāng)采用幅度自學(xué)習(xí)控制后，然后再進(jìn)行調(diào)頻測(cè)試時(shí)發(fā)現(xiàn)信號(hào)能夠在跳頻速度為1000跳/秒 的速度下穩(wěn)定工作，良好的控制幅度，但是如果調(diào)頻速度到10000跳/秒，由于DAC補(bǔ)償?shù)男盘?hào)產(chǎn)生的噪聲明顯加強(qiáng)，如果更高速度調(diào)頻方式則難以達(dá)到幅度良好的跟蹤效果。

（4）調(diào)頻信道間隔：100-1000Hz可以通過軟件設(shè)定間隔。

（5）調(diào)頻信道數(shù)：可以進(jìn)行最大5000個(gè)，其使用方式可以根據(jù)實(shí)際需要的方案制定。

（6）信號(hào)幅度穩(wěn)定度：幅度差小于5mV。幅度誤差小于2%。

（7）信號(hào)輸出幅度：Vpp=500mv.

跳頻過程中，示波器撲捉的信號(hào)測(cè)試如圖6所示：

圖6　在10M到30M之間調(diào)頻測(cè)試捕捉效果

7　結(jié)論

該設(shè)計(jì)有效的解決了DDS在寬頻帶范圍內(nèi)輸出信號(hào)幅度不相等的問題。實(shí)現(xiàn)了自學(xué)習(xí)方式對(duì)DDS輸出不同頻點(diǎn)進(jìn)行補(bǔ)償曲線的學(xué)習(xí)。而本系統(tǒng)采用了跟隨技術(shù)和對(duì)幅度控制的軟件工作量較大，而且系統(tǒng)的數(shù)據(jù)驗(yàn)證需要大量的時(shí)間。又由于本系統(tǒng)工作頻率較高，尤其DDS輸出部分的信號(hào)使工作在10-150M之間，設(shè)計(jì)PCB時(shí)必須注意高頻干擾文體；而且本設(shè)計(jì)中采用了高頻乘法器和高速模擬放大器，這些器件設(shè)計(jì)和使用一定要注意高頻性能。PCB設(shè)計(jì)必須要采用手動(dòng)布線結(jié)合軟件的仿真進(jìn)行設(shè)計(jì)。經(jīng)過測(cè)試該系統(tǒng)工作穩(wěn)定性良好，可以很好的完成跳頻中幅度穩(wěn)定性控制；可以應(yīng)用到實(shí)際系統(tǒng)中。

參考文獻(xiàn)

[1](美)比斯利(Beasley),等 著；吳利民，等 譯．現(xiàn)代電子通信(第9版)[M].清華大學(xué)出版社，2009.11.

[2]童詩白 。模擬電子技術(shù)基礎(chǔ)(第四版)[M]. 高等教育出版社, 2010.

[3]梅文華，等．跳頻通信[M]．北京：國(guó)防工業(yè)出版社，2005．

[4]李鵬，等．基于DSP的短波跳頻頻率合成器的設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制.2009.17.10.2036-2054

孟祥軍（1982.9-），男，山東鄆城人，大專，助理工程師，主要從事渦流檢測(cè)設(shè)備研究。沈陽斯達(dá)特電子科技有限公司研發(fā)部部長(zhǎng)。

Research on amplitude stability of frequency synthesizer based on DDS and DSP

Meng Xiangjun
(Shenyang Strarter Electronic Technology Co; Ltd, Liaoning Shenyang, 110122)

Abstract：Aiming at the problem of slow frequency hopping and low resolution in traditional communication systems, a high speed and high resolution frequency hopping device based on DSP+DDS is designed. Through the DDS to produce the DSP frequency modulation sequence, while the frequency amplitude generated by selflearning curve, the signal generated by the closed-loop control of high frequency and amplitude output.

Keywords：self-learning;DDS;amplitude stability.

作者簡(jiǎn)介