可遠程控制的快速跳頻源控制系統設計※

張琦，郭金麗

(1.空軍預警學院，北京 100843；2.聯發博動科技(北京)有限公司)

?

可遠程控制的快速跳頻源控制系統設計※

張琦1，郭金麗2

(1.空軍預警學院，北京 100843；2.聯發博動科技(北京)有限公司)

摘要:介紹一種以單片機和FPGA為核心的跳頻源的控制單元。控制單元采用液晶觸摸屏實現人工輸入控制參數并顯示對應的工作狀態，同時可以通過串口與計算機通信，采用VC編程，實現人機交互控制捷變頻源的工作方式并在液晶屏上顯示。對實物的測試結果表明，該控制單元可以實現對跳頻源的本地控制和遠程控制。

關鍵詞:超寬帶；捷變頻；MCU；FPGA；DDS

引言

作為微波電子系統的核心組成部分之一，頻率合成器的應用范圍非常廣泛。頻率源是構成雷達、通信等電子系統的關鍵部分，隨著儀器儀表、遙控遙測通信、雷達、電子對抗、導航以及航空航天等技術的進步，系統對頻率合成器也提出了越來越高的要求。

頻率合成器在國外已經發展得比較成熟，形成了各種類型的鎖相式整數頻率合成器、鎖相式分數頻率合成器、直接數字頻率合成器、雙環或多環鎖相式頻率合成器、DDS與PLL混合式頻率合成器等完整系列品種，滿足了通信、數字電視等領域的需求，形成了巨大的頻率合成器市場。而國內研究生產的單位不多，國內巨大的市場被國外產品所壟斷。現有生產單位技術水平以及產品性能指標在一定程度上遠不如國外限制出口的頻率合成器產品，因此自主研制高性能的超寬帶捷變頻源來替代進口設備、突破其技術封鎖具有重要意義[1-2]。

本設計中使用的跳頻源以100 MHz恒溫晶振作為DDS芯片AD9912的時鐘信號，通過控制單元將頻率控制字寫入DDS內部的寄存器中，DDS輸出一個頻率在115 MHz附近的模擬正弦波，設置PLL的分頻比，使其輸出5～10 GHz的信號。PLL輸出經過1/2/4/8分頻器可以得到所需的2～18 GHz信號，通過倍頻方式可以獲得10～18 GHz頻段信號。最后通過設置SP5T開關來控制信號通路以得到所需的不同波段的信號輸出。

本系統中的跳頻源原理框圖如圖1所示。

圖1　跳頻源原理框圖

其中，系統時序控制、DDS控制邏輯、PLL分頻控制以及波段選擇開關等都需要由控制單元來實現，因此對于整個捷變頻源系統來說，控制單元的設計至關重要。原有系統僅采用單片機來控制捷變頻源工作，經過仿真和測試發現，單純的單片機技術難以滿足系統要求的速度和時間精度，所以本設計在原來的基礎上進行改進，核心控制芯片采用集時序邏輯和控制功能于一身的FPGA。

1控制單元

1.1原理框圖

整個控制單元主要由人機交互界面、MCU以及FPGA構成，實現將面板設置或外部控制數據轉換為對應的DDS控制邏輯和波段選擇信號等功能。控制單元結構框圖如圖2所示。

圖2　控制單元結構框圖

人機交互界面包括本地控制端和遠程控制端。本地控制端為一款串口液晶屏，遠程控制端為基于VC編寫的PC控制界面，二者的工作相互獨立并且都是通過串口實現MCU之間的通信。

MCU為W77E058系列單片機，它與C51系列單片機兼容，而且增加了一個全雙工串口，處理速度更快。W77E058主要完成人機界面交互，響應超寬帶捷變頻源面板設置，然后將數據以頻率碼的形式傳遞給FPGA。FPGA主要完成內外控制數據接口、控制數據轉換、DDS控制邏輯、PLL分頻控制和波段選擇信號產生等功能。

本設計中主控制單元電路板實物圖略——編者注。

1.2工作流程

控制單元硬件電路搭建成功之后，需要進行軟件設計。軟件部分由主程序、串口中斷子程序、系統初始化子程序、數據回傳子程序、單片機讀和寫外部RAM子程序組成。

主程序的主要功能：系統初始化、數據換算及轉發。主程序中的數據處理部分是最關鍵的，這里以點頻控制為例，假設期望輸出頻率為2 GHz，其數據處理過程如下：

k0=((tempdata0/1000-1.9)×100000 +0.1);

其中tempdata0是通過控制界面輸入的頻率值，由于輸入的頻率值可以保留到小數點后3位有效數字，根據液晶屏的工作原理，串口實際接收值為2 000，故除以1 000，最終得到的k0為0.1×100 000，10 000即為2 GHz對應的頻率碼，然后再將k0拆分成字節形式傳遞給FPGA對應點頻控制地址單元中。

bit0[0] = (k0 % 256);

bit0[1] = (( ( k0 - bit0[0] ) / 256 ) % 256);

bit0[2] = (k0 /65536);

在FPGA寄存器地址中，它們是以二進制形式存在的，這樣就構成了21位頻率碼，其表示的最大頻率碼值為222-1=2.097 151 (MHz)，2×10 kHz+1.9 GHz=21.9 GHz，使得輸出頻率能夠滿足2～18 GHz的寬頻帶范圍要求。

串口中斷子程序：在與遠程控制端和本地控制端通信協議一致的前提下，接收通過串口0或串口1發送給單片機的數據[3]，并對應存儲在rec0[]、rec[]數組中。

系統初始化子程序：單片機和FPGA的初始化，主要是完成對定時器、串口相關寄存器的設置，FPGA置位和復位功能。其中，由于本設計中單片機程序代碼過大，片內256字節緩存RAM空間不足，因此要使用1 KB片上數據SRAM，它受PMR寄存器控制。PMR寄存器的最低位DME0決定用戶是否可以訪問片上SRAM，該位復位后是0，置1后系統才可以訪問片上SRAM[4]。因此在STARTUP.A51文件中，有如下初始化指令：

; Standard SFR Symbols

PMR DATA 0C4H

;sfr聲明PMR電源管理寄存器

STARTUP1:

MOVPMR, #41H

;將PMR的第1位DME0置1

數據回傳子程序：實現單片機到控制界面的通信功能。

單片機寫外部RAM子程序：當通過控制界面輸入數據時，數據傳遞給單片機，該子程序負責把轉換后的數據傳遞給單片機的外部RAM，即硬件上與之相連接的對應FPGA各個寄存器的地址單元中，完成單片機到FPGA的單向通信。

單片機讀外部RAM子程序：讀取外部RAM寄存器單元中的數據，完成FPGA到單片機的單向通信。

主程序通過while循環一直在檢測是否有數據輸入，若有，根據不同的指令形式判斷用戶使用的是哪種交互界面。PC端界面控制程序自身已對輸入數據做出處理，故只需直接將數據轉發給FPGA；若是本地控制輸入端，則還需先進行數據處理，然后再轉發給FPGA。整個程序流程圖如圖3所示。

圖3　程序流程圖

2人機交互模塊

2.1本地控制端

本控制單元中的液晶屏是人機交互的核心，同時也是軟硬件交互的核心。通過觸摸屏發送命令給單片機，調用內部的功能模塊并完成相應動作，以達到控制要求。圖4是液晶屏的控制原理圖，使用配置軟件將變量和需要實現的功能關聯起來，然后通過控制端給該設置的變量賦值來實現對應的功能，或讀取變量值來查看顯示屏相關功能的當前狀態。

圖4　液晶屏控制原理圖

液晶系統配置界面略——編者注，其中系統參數配置菜單用于設置液晶屏與單片機之間的通信參數，這里設置的波特率和單片機串口1的19 200 baud保持一致，首先設幀頭為A5 5A，自動上傳到串口模式，設置完成后輸出配置文件，然后進行液晶界面設計，最后把界面配置文件以及圖片等信息存儲在SD卡中并下載到液晶中。用戶端錄入數據后，會自動上傳到串口，經由串口2的RXD引腳將數據傳送給W77E058。

2.2遠程控制端

圖6　FPGA對跳頻源內部模塊的控制過程

遠程控制端是基于VC實現的，和本地控制類似，都要先進行界面設計，利用控件來創建顯示界面，并且根據功能需求設置變量和函數。程序控制界面中主要函數有初始化、串口通信、點頻及跳頻數據處理、數據發送函數。點擊確定按鈕，即可把相關參數通過串口0發送給W77E058。遠程控制端界面設計圖略——編者注。

3單片機和FPGA工作原理

圖5為單片機的主要工作原理，主要實現將設置數據轉換成21位頻率碼傳遞給FPGA的功能。其中，當變頻源處于跳頻工作狀態時，單片機在執行命令之前要先讀FPGA的狀態寄存器，只有等前一個跳頻周期結束之后才能執行下一個跳頻命令。

圖5　單片機工作原理

跳變時間是捷變頻源的一個關鍵性能指標，取決于DDS接口控制速度、波段開關切換速度和FPGA處理速度，實際跳變時間取決于FPGA處理及控制DDS時間。FPGA將外部控制信號轉換為DDS所需控制信號并寫入DDS控制字，總共需要600多個時序，工作于200 MHz的FPGA所需時間超過300 ns[5]。只采用單片機技術難以滿足系統所要求的速度和時間精度，所以采用集時序邏輯和控制功能于一身的FPGA來滿足設計要求。

本控制單元采用FPGA+MCU的結構實現，W77E058系列單片機和80C51兼容，該系列單片機技術成熟，開發簡單[4]。FPGA采用Altera公司的Cyclone芯片，該系列芯片資源豐富、功能強大，工作頻率為200 MHz，能夠滿足快速控制的要求。

FPGA的設計是整個控制單元的核心，首先FPGA要控制整個捷變頻源系統的時序，其時序控制功能邏輯框圖略——編者注。其次，FPGA要通過計算將頻率碼轉換為對應的DDS頻率控制字，再通過并口接口發送給DDS對應寄存器，同時相應更新DDS倍頻數和PLL分頻數以及波段選擇開關的切換，即控制整個捷變頻源頻率的產生和跳變工作。FPGA對捷變頻源內部模塊的控制過程如圖6所示。

頻率控制字FTW的計算：首先根據頻率碼換算出的頻率偏移碼FREQ_NEW_REG，判斷頻率應該在43～87之間的哪一個倍頻段內，從而確定DDS的倍頻數DDSxN，然后根據下式求頻率控制字FTW：

fpll=FTW×DDSxN×fc/2N

其中，FTW=FTW0+n×DFTW，故有：

fpll=(FTW0+n×DFTW)×DDSxN×fc/2N

其中，FTW0為每一個倍頻系數DDSxN對應的起始頻率值，可以根據fpll(M)=115×(DDSxN+0.5) MHz求得；n為剛更新的頻率值對應的偏移碼與倍頻系數對應的起始頻率值對應的偏移碼之差；DFTW是最小跳頻間隔10 kHz，由于10 GHz以上每跳10 kHz需要鎖相環按5 kHz 跳變，所以要以5 kHz為最小單位進行頻率跳變，因此DFTW×DDSxN×fc/2N=5 kHz，由此求出DFTW。

DDS倍頻控制和頻率切換點控制：

fpll=fdds×M

其中,fdds為DDS的中心頻率(115 MHz)，偏差不超過1.4 MHz。實際上，PLL若有5～10 GHz范圍內的頻率輸出，根據M=[fpll/fdds]，[]表示按四舍五入取整，計算可得M的取值范圍為43～87。fpll=fdds×M=115×M+det×115 (MHz)，取M=43～87，det=0.5，因此根據DDS的倍頻數M,可以計算出DDS倍頻對應的頻率切換點，而每個頻率切換點對應的偏移碼可以根據下式計算得出：

Fcode(5 kHz)=(115×(M+0.5)-5 000)×200

PLL分頻控制和輸出5～10 GHz頻率控制：根據輸入頻率碼可以計算獲得PLL的輸出頻率。PLL直接輸出頻率5～10 GHz，通過分頻和濾波通道的倍頻實現10～18 GHz頻率范圍的輸出。頻率切換點2 500 MHz對應的21位頻率碼為60 000，當輸入頻率碼小于60 000時，PLL分頻設置為4；同理切換點5 000 MHz時，分頻設置為2，大于等于5 000 MHz對應的頻率碼，分頻設置為1。然后將頻率碼換算成5～10 GHz之間，相對于5 GHz且以5 kHz為單位的頻率偏移碼FREQ_NEW_REG。由fdll=fdds×M，又fdds=FTW×fc/2N，其中fc=1 GHz,為DDS的時鐘頻率;N=48,為相位累加器位數;FTW為頻率控制字;M為DDS倍頻數DDSxN。因此，當輸入頻率碼的偏移碼FREQ_NEW_REG

4實測結果

使用頻譜儀觀察捷變頻源的射頻輸出,軟件中設置源的初始值為2.7 GHz，如果開機之后正常顯示，說明控制板和捷變頻源在硬件連接上是正常的。這里展示的實測結果以本地控制結果為例，測試結果表明，遠程控制端和該控制結果是完全一致的。

點頻輸出控制：通過人機交互界面設置2～18 GHz之間任意一個頻率值，而且小數點后可以根據需要保留不同的位數，本設計中小數點后保留3位。本文中以10 GHz點頻的設置為例，控制端輸入和輸出界面略——編者注。

跳頻輸出控制：這里以6～14 GHz頻段內的掃頻為例，先設置100 kHz步進、250 μs重復周期對跳頻功能進行控制,控制界面以及結果展示略——編者注。再將參數改成20 kHz步進，200 μs重復周期，觀察結果略——編者注，對比發現若步長變小、周期變短，輸出頻譜成分更多更密，一個掃頻周期用時更短。

實測結果表明,該控制單元能夠在2～18 GHz的頻率范圍內，快速、精確地實現對捷變頻源的控制，可以根據需求將頻率精確到小數點后n位，跳頻步長達10 kHz～2.55 MHz，脈沖重復周期達1～255 μs，而且這些參數可以根據系統指標要求靈活更改。

結語

本文設計了一種基于雙串口單片機和FPGA的跳頻源控制單元，為操作者提供了兩種控制捷變頻源的方法，用戶可以根據自身需求選用合適的控制方式。測試結果表明，兩個交互界面均可準確地完成數據錄入工作，互不干擾，并且本地控制端和機箱是一體的，攜帶方便，具有較高的實用價值。同時FPGA和單片機在功能上互補，使得捷變頻源能快速精確地實現頻率跳變，高效完成對捷變頻源系統的控制工作。實踐證明，本控制單元性能穩定、操作簡單，具有很好的應用前景。

參考文獻

[1] 萬天才.頻率合成器技術發展動態[J].微電子學,2004,34(4):366-376.

[2] Par k C H,Kim O,Kim B A.1.8 GHz self-calibrated phase-locked loop with precise I/Q matching[J].IEEE J Sol Sta Circ,2001,36(5):777-783.

[3] 嚴平,雷津.基于W77E58單片機的無人機飛行安控器設計[J].航空電子技術,2007,38(2):46-49.

[4] Winbond Electronics Croporation.W77E058 Data Sheet,2005.

[5] 劉林,田進軍,劉朝輝.基于DDS和直接頻率合成技術的超寬帶捷變頻源設計與實現[J].兵工學報,2010,31(12):1648-1652.

[6] 楊國渝,粟顯義.采用DDS+PLL技術實現s波段頻率合成的一種方法[J].電子科技大學學報,1999,28(4):388-391．

[7] 張克舟,陸洪濤,施敏良.基于AD9910的寬帶捷變頻頻率合成器設計[J].應用天地,2011,30(8):73-76.

張琦(碩士研究生)，主要研究方向為電子與通信技術；郭金麗(碩士研究生)，主要研究方向為電磁場與微波技術。

Design of Fast Frequency Hopping Source Remote Control System※

Zhang Qi1,Guo Jinli2

(1.Air Force Early Warning Academy of PLA,Beijing 100843,China;2.MediaTek (Beijing) Inc.)

Abstract：In the paper,a control unit of the frequency agile sources based on MCU and FPGA is introduced.The LCD touch screen is used to achieve the functions of manual input control parameters and display the corresponding working state.At the same time,it can communicate with the computer through the serial port,using VC programming to achieve the function of human-computer interaction control the frequency agile sources,and the parameters can display on the control interface.The test results show that this kind of control unit designed in this paper can realize the local control and the remote control of the frequency agile sources.

Key words:ultra-wideband;frequency agile;MCU;FPGA;DDS

收稿日期：(責任編輯：薛士然2015-11-10)

中圖分類號:TN74

文獻標識碼:A