12位高精度低功耗SAR ADC設計

東南大學信息科學與工程學院 李曉興 楊麗娟 楊靖文

12位高精度低功耗SAR ADC設計

東南大學信息科學與工程學院 李曉興 楊麗娟 楊靖文

本文基于華潤上華0.18um CMOS工藝，設計了一款200kS/s、12bit高精度低功耗逐次逼近型模數轉換器(Successive Approximation Register ADC,SAR ADC)。本文采用線性度高的柵壓自舉開關提高精度；采用改進型分段電容結構，并提出非單調開關切換方案，減小了面積和功耗；采用動態比較器減小功耗；采用改進異步時序，減小關鍵路徑延時。前仿結果表明：在200kS/s采樣速率下有效位數為11.1bit，信號噪聲失真比為68.5dB，平均電流11.7uA。

逐次逼近型模數轉換器；改進分段電容結構；非單調開關切換；改進異步時序

0 引言

逐次逼近型模數轉換器（SAR ADC）以其低功耗、小面積、結構簡單等優點被廣泛應用于現代超大規模集成電路與片上系統中，此外，SAR ADC功耗隨采樣速率而改變，這對于低功耗應用或者不需要連續采集數據的應用非常有利[1]，因而，開展高精度低功耗SAR ADC的研究與設計，對低功耗的系統設計和應用具有重要意義。

近年來許多工作致力于降低SAR ADC的動態功耗，在傳統二進制電容陣列DAC的基礎上進行改造，提出了許多新穎的DAC結構和開關切換方式[2]，大大降低了ADC的整體功耗。近年來提出的降低DAC開關能量的方案有步進式電荷重分配結構[3]、分段電容結構[4]、能量節省型開關切換方式[5]、單向開關切換方式[6]、基于共模電壓的電荷重分配結構[7]以及無源電荷分享結構[8]等等。

本文的主要目標是設計一款高精度低功耗ADC，文……