封裝與PCB復(fù)雜互連結(jié)構(gòu)的傳輸特性研究

高振斌，李雅菲

（河北工業(yè)大學(xué) 電子信息工程學(xué)院 電子材料與器件天津市重點實驗室，天津 300401）

封裝與PCB復(fù)雜互連結(jié)構(gòu)的傳輸特性研究

高振斌，李雅菲

（河北工業(yè)大學(xué) 電子信息工程學(xué)院 電子材料與器件天津市重點實驗室，天津 300401）

鑒于晶片電子封裝結(jié)構(gòu)的一些精細電磁現(xiàn)象如復(fù)雜互連結(jié)構(gòu)的不連續(xù)性、寄生效應(yīng)帶來的信號完整性等問題，采用電磁分析軟件CST微波工作室，建立了封裝與PCB復(fù)雜互連結(jié)構(gòu)的物理模型，對信號傳輸性能進行仿真分析，并對簡單等效電路模型進行改進。結(jié)果表明：增大焊球半徑，采用低介電常數(shù)基板材料，可提高互連結(jié)構(gòu)的信號傳輸效率。采用軟件ADS模擬電路模型，其結(jié)果與軟件CST的結(jié)果趨勢基本吻合。

傳輸特性；電子封裝；互連結(jié)構(gòu)；CST；等效電路；ADS

由于集成電路芯片向高密度、小尺寸發(fā)展，因而出現(xiàn)了具有多引腳、信息處理量大的BGA封裝。BGA封裝作為集成電路的關(guān)鍵工藝，需要大量板級互連結(jié)構(gòu)將不同功能器件整合。由過孔、焊點以及印制線構(gòu)成的復(fù)雜互連結(jié)構(gòu)是高密度集成電路的基本組成單元。

隨著系統(tǒng)速率和邊沿速率的增加，過去適用于低頻的電路設(shè)計方法受到了越來越多的挑戰(zhàn)，因此，準確地表征由于高頻下不可控回流路徑導(dǎo)致的重要電磁現(xiàn)象對封裝設(shè)計至關(guān)重要。

國內(nèi)外學(xué)者對板級信號完整性已有大量研究，但大多針對傳輸線[1]、過孔[2]，對于BGA[3]焊點帶來的信號完整性問題研究較少，尤其是由過孔、焊點以及印制線構(gòu)成的復(fù)雜互連結(jié)構(gòu)很少有考慮。然而隨著頻率升高，只考慮單個無源器件會缺失一些精細的物理現(xiàn)象，高層次的分析需要同時考慮封裝和PCB互連結(jié)構(gòu)的不連續(xù)性和寄生效應(yīng)。因為封裝和PCB之間可能會出現(xiàn)一些諧振和其他相互作用，所以需要綜合考慮，進行精度更高的電磁場聯(lián)合仿真。

本文建立了新型的BGA封裝-PCB互連結(jié)構(gòu)的三維電磁模型。對互連結(jié)構(gòu)中關(guān)鍵參數(shù)進行仿真分析，并在ADS中建立簡單等效電路模型，與CST結(jié)果對比驗證。得到了設(shè)計參數(shù)對信號傳輸?shù)挠绊戁厔荩瑢GA封裝-PCB互連結(jié)構(gòu)的設(shè)計有很好的指導(dǎo)意義。

1 物理結(jié)構(gòu)與仿真環(huán)境建模

1.1 物理結(jié)構(gòu)

高速信號從芯片通過BGA焊腳到達PCB板表面，之后實現(xiàn)層間的互連必須經(jīng)過焊盤和過孔。由于BGA焊點的排列是固定的，因此焊盤和過孔的位置取決于焊點的分布。即使過孔的長度通常遠小于橫向的互連的微帶線，但其耦合的影響是不可忽視的。

互連結(jié)構(gòu)的物理模型如圖1所示。焊球與封裝用通孔直接連接，BGA焊盤與PCB上過孔（圖中均為通孔）焊盤采用印制線連接，杜絕過孔直接與焊盤連接或直接開在焊盤上。

圖1 BGA封裝與PCB互連結(jié)構(gòu)Fig.1 BGA package and PCB interconnection structure

1.2 仿真環(huán)境建模

集成電路的設(shè)計或復(fù)雜目標散射截面的計算等重要的電子工程技術(shù)問題都與三維電磁場的精確計算問題密切相關(guān)，本文采用的仿真環(huán)境為通用三維高頻無源結(jié)構(gòu)仿真軟件CST微波工作室，集時域和頻域算法為一體，含多個全波及高頻算法，可仿真任意結(jié)構(gòu)、任意材料下的S參數(shù)，并可以與電路設(shè)計軟件聯(lián)合仿真。

設(shè)計如下互連結(jié)構(gòu)模型，采用FR4的四層PCB板，厚度為1.6 mm。封裝支架材料也為FR4，厚度為0.3 mm，標準焊點直徑為0.66 mm，焊點焊盤與過孔焊盤尺寸相同，半徑0.25 mm，相距1 mm。過孔內(nèi)徑為0.254 mm。在CST中的模型如圖2所示。

圖2 CST中互連結(jié)構(gòu)建模Fig.2 Interconnection structure modeling in CST

2 互連模型與分段模型對比

為觀察互連結(jié)構(gòu)的仿真與拆分仿真的區(qū)別，分別對結(jié)構(gòu)上部分的焊球和微帶、過孔加微帶以及總體結(jié)構(gòu)三種情況下進行仿真，結(jié)果見圖3中曲線1，2，3，所對應(yīng)的數(shù)據(jù)見表1。

圖3 封裝-PCB拆分對比結(jié)果Fig.3 Results of packages-PCB section compared with total

表1 互連結(jié)構(gòu)與分段結(jié)構(gòu)傳輸特性對比Tab.1 Transmission characteristics of interconnection structure compared with segmental structure

圖3中對比明顯，曲線1表示焊球-印制線結(jié)構(gòu)的插入損耗S21，曲線2表示過孔-印制線結(jié)構(gòu)的插入損耗S21，曲線3表示過孔-印制線-焊球組成的互連結(jié)構(gòu)的插入損耗S21。取不同頻率值10，20，30，40 GHz時，由三者的具體數(shù)值對比可以看出：在0～5 GHz，f＞35 GHz時，互連結(jié)構(gòu)的損耗小于單個結(jié)構(gòu)的和，原因可能是因為背板吸收抵消了一些損耗；在中間頻段，互連結(jié)構(gòu)損耗大于單個結(jié)構(gòu)損耗之和。總之，總的互連結(jié)構(gòu)的損耗并不是焊點結(jié)構(gòu)損耗和過孔結(jié)構(gòu)損耗之間簡單的線性關(guān)系。

3 結(jié)構(gòu)參數(shù)對傳輸特性的影響

3.1 最大外徑的影響

BGA器件的封裝結(jié)構(gòu)按焊點形狀分為兩類[4]：球形焊點和柱狀焊點。為了防止在更細間距的BGA或Flip Chip封裝方式的電子連接過程中的橋聯(lián)等問題的出現(xiàn)，并利用焊球在熔化過程中的“自對準效應(yīng)”，BGA封裝采用的焊球，具有相當高的尺寸及外形精度要求[5]。同時，隨著頻率升高，尺寸的微小差異對互連結(jié)構(gòu)傳輸性能造成影響更加不可忽視。故取相同直徑的焊球和圓柱體進行對比仿真，結(jié)果如圖4所示。

由圖4可得：直徑為0.5，0.6，0.75 mm時，圓柱的插入損耗S21比球體小，故相同直徑的圓柱與球體，球形的插入損耗較大，即傳輸特性較好。

圖4 球體與圓柱體的傳輸函數(shù)S21Fig.4S21insertion losses of sphere and cylinder

焊球?qū)π盘杺鬏數(shù)挠绊憛?shù)僅有材料和最大直徑[6]。材料通常都采用無鉛焊點，在此不做仿真。為研究焊球最大外徑對傳輸特性影響，做以下仿真。固定焊點高度為0.5 mm，上下底徑為0.45 mm，改變圖1中單個焊點和互連結(jié)構(gòu)中焊點的最大外徑，仿真結(jié)果見圖5。

圖5 最大外徑對傳輸特性的影響Fig.5 Maximum overall diameter’s influence on transmission characteristics

取最大外徑分別為0.75，0.65，0.6，0.55和0.50 mm，由圖5可以看出，在單個焊球和復(fù)雜互連兩種結(jié)構(gòu)中均符合隨著頻率升高傳輸特性變差，且頻率越高降低越快。相同頻率下，焊球最大外徑越大，傳輸效果越好。由圖明顯可以看出在30 GHz時，單個焊球中相鄰兩外徑，S21相差0.3 dB左右，而在互連結(jié)構(gòu)中相差0.1 dB以內(nèi)，互連結(jié)構(gòu)中最大外徑對傳輸特性影響相對減小。

3.2 基板材料對傳輸特性影響

隨頻率升高，信號傳輸?shù)慕橘|(zhì)損耗急劇增加，而相對介電常數(shù)和損耗角正切為材料的主導(dǎo)因素。本文根據(jù)實際生產(chǎn)，選擇了六種常用的高頻材料進行仿真，相對介電常數(shù)如表2，仿真結(jié)果如圖6。

表2 基板材料參數(shù)Tab.2 Substrate material parameters

圖6 封裝-PCB互連結(jié)構(gòu)相對介電常數(shù)對S21的影響Fig.6S21insertion loss response for relative permittivity

由圖6得，隨著相對介電常數(shù)的升高，傳輸函數(shù)S21依次減小，相對介電常數(shù)為10.2時，傳輸性能迅速惡化。故在實際生產(chǎn)中，低相對介電常數(shù)的高頻材料更有利于信號的傳輸。

4 互連結(jié)構(gòu)等效電路模型

在GHz頻率下，電路的損耗有回波損耗、介質(zhì)損耗和導(dǎo)體損耗。總損耗等于入射損耗減去回波損耗，再除以入射損耗，用dB表示。傳輸損耗為總損耗減去回波損耗，而傳輸損耗為導(dǎo)體損耗與介質(zhì)損耗的和。導(dǎo)體損耗是由于導(dǎo)體電導(dǎo)率、傳播長度、有效電流密度面積所引起的不完全能量傳輸。隨著頻率越高，由于趨膚效應(yīng)迫使電流集中在導(dǎo)體表面，橫截面積減少，總的電流密度增加，因而單位熱量、單位損耗都會隨著增加。

目前對BGA封裝與PCB互聯(lián)結(jié)構(gòu)的等效電路研究較少，而等效電路模型相對三維全波仿真能夠減小計算量。高頻時，互聯(lián)結(jié)構(gòu)的電流傳輸主要受趨膚效應(yīng)的影響。引起寄生效應(yīng)，導(dǎo)致電容電感參數(shù)變化趨膚深度δ可表示為[7]：

式中：μ=μ0μr；μ0為自由空間導(dǎo)磁率；μr為相對導(dǎo)磁率；σ為金屬電導(dǎo)率；f為頻率。

由于趨膚效應(yīng)導(dǎo)致印制線單位導(dǎo)體的電阻為[7]：

式中：ρ為導(dǎo)體材料電阻率；w為印制線寬；

對于印制線單位長度電容的研究較多，但許多傳輸線的公式過于簡單，Kaiser公式相對于其他公式更加適用高頻環(huán)境。

式中：h為印制線與地間介質(zhì)層厚度；印制線的單位長度電感L為[8]：

采用經(jīng)典的物理模型參數(shù)得出的寄生電容、寄生電感公式如下[7]:

式中：D2為焊盤直徑；D3為反焊盤直徑；T為過孔高度；D1過孔內(nèi)徑。

上述公式當頻率升高后不再適用，故本文對過孔采用參數(shù)提取的方式重新建立等效電路模型，因而更加準確。過孔寄生參數(shù)與過孔高度H（單位為mil，25.4 μm）的關(guān)系[12]如下：

式中：R為過孔的寄生電阻，單位為Ω；L為過孔的寄生電感，單位為pH；Cg為過孔的寄生電容，單位為fF。對焊點來說，高頻時趨膚效應(yīng)使得電流通過導(dǎo)體橫截面積減小，電流密度升高，球面電容、電感相當于同心球體的電容電感。球面電容與球面電感公式如下[7]：

焊點的寄生電感和單位回路電感為：

根據(jù)分布參數(shù)模型提取公式建立過孔的參數(shù)值如表3。

表3 等效電路元件參數(shù)值Tab.3 Equivalent circuit component parameter values

圖7 等效電路及仿真條件Fig.7 Equivalent circuit and the simulation conditions

在ADS中建立等效電路模型見圖7（a），參數(shù)均按表3設(shè)置，其中MLIN為微帶線，參數(shù)標準為（b）中的MSub。由于ADS局限性，頻率較低時結(jié)果較為準確，設(shè)置仿真頻率為1～15 GHz，計算S參數(shù)，得到ADS與CST仿真結(jié)果對比如圖8。

圖8 ADS 與CST在1～15 GHz的傳輸特性對比Fig.8 Transmission properties of 1-15 GHz in ADS and CST

圖8中可以看到1～15 GHz內(nèi)，二端口電路與CST的結(jié)果基本重合，最多相差0.3 dB；10～15 GHz時相差較多，為0.8 dB，且使用等效電路仿真的時間大大縮減，由此說明本文的等效電路能夠很好地計算復(fù)雜互連結(jié)構(gòu)。

5 結(jié)論

隨著板級與封裝級電子系統(tǒng)的高速發(fā)展，信號完整性成為高速電路設(shè)計與系統(tǒng)級封裝中的研究熱點。本文通過研究封裝和電路板之間的過孔、焊球、印制線構(gòu)成的互連結(jié)構(gòu)，在CST中進行有效仿真，對互連結(jié)構(gòu)和分段結(jié)構(gòu)對比研究，并發(fā)現(xiàn)適當增加焊球最大外徑，采用相對介電常數(shù)較小的基板材料可提高互連結(jié)構(gòu)的傳輸性能，在實際生產(chǎn)中進行優(yōu)化，改善其高頻傳輸特性。之后在ADS中等效電路的研究便于在設(shè)計階段對無源結(jié)構(gòu)做出補償，有利于實現(xiàn)芯片-封裝-PCB板一體化設(shè)計。

[1] 盧秋朋, 張清鵬, 秦潤杰. 傳輸線中趨膚效應(yīng)的介紹及仿真 [J]. 電子測量技術(shù), 2015, 38(6): 27-30.

[2] 楊潔. 一種微帶線-帶狀線過孔互連結(jié)構(gòu)的電磁特性仿真分析 [J]. 電子技術(shù)與軟件工程, 2015, 8: 139-141.

[3] 石光耀, 尚玉玲, 曲理. BGA焊點形態(tài)和布局對信號完整性的影響[J].桂林電子科技大學(xué)學(xué)報, 2013, 33(4): 279-283.

[4] 孟真, 張興成, 劉謀, 等. 芯片倒裝封裝中焊球及銅互連對高速差分信號傳輸特性影響的仿真研究 [J]. 電子與封裝, 2015, 15(9): 1-5.

[5] 張文典, 林葉. 使用表面組裝技術(shù) [M]. 北京: 電子工業(yè)出版社, 2002.

[6] 高德云, 夏志東, 雷永平, 等. BGA封裝錫球制備技術(shù)研究 [J]. 電子元件與材料, 2005, 24(10): 56-60.

[7] BOGATIN E. 李玉山, 李麗平. 信號完整性分析 [M]. 北京: 電子工業(yè)出版社, 2005: 74-151.

[8] 尚玉玲, 馬劍鋒, 李春泉. 復(fù)雜互連結(jié)構(gòu)傳輸性能分析及等效電路[J].半導(dǎo)體技術(shù), 2015, 40(5): 348-352.

[9] 余樂, 楊海鋼, 謝元祿, 等. 三維集成電路中硅通孔缺陷建模及自測試/修復(fù)方法研究 [J]. 電子與信息學(xué)報, 2012, 9: 2247-2253.

[10] KAISER K L. Electromagnetic compatibility handbook [M]. Boca Raton, USA:CRC Press, 2005.

[11] YAO W, LIM J, ZHANG J, et al. Design of package BGA pin-out for ＞25Gb/s high speed SerDes considering PCB via crosstalk [C]// Electromagnetic Compatibility and Signal Integrity, 2015 IEEE Symposium. NY,USA:IEEE, 2015: 111-116.

[12] POH C H J, BHATAACHARYA S K, FERGUSON J, et al. Extraction of a lumped element equivalent circuit model for via interconnections in 3-D packages using a single via structure with embedded capacitors [C]// Proceedings - Electronic Components and Technology Conference. Las Vegas, USA, IEEE, 2010: 1783-1788.

[13] LI J, BENNETT B L, KARAM L J, at al. Stereo Vision based automated solder ball height and substrate coplanarity inspection [J]. IEEE Trans Autom Sci Eng, 2016, 13 (2): 757-771.

（編輯：陳渝生）

Analysis of package-PCB interconnect structure transmission performance

GAO Zhenbin, LI Yafei
(Tianjin Key Laboratory of Electronic Materials and Device, Institute of Information Engineering, Hebei University of Technology, Tianjin 300401, China)

In view of fine electromagnetic phenomenon of chip electronic packaging structure, such as discontinuity of complex interconnection structure and signal integrity generated by parasitic effect, the complex interconnection structure physical model of encapsulation and PCB was built by using electromagnetic analysis software CST microwave suit. Signal transmission performance was simulated and analyzed. Then the simple equivalent circuit was improved. The results show that the signal transmission efficiency of interconnection structure is increased by magnifying the ball radius and using substrate material with lowεrvalue. Finally, the result obtained by software ADS basically coincides with the result by CST.

transmission performance; electronic package; interconnect structure; CST; equivalent circuit; ADS

10.14106/j.cnki.1001-2028.2016.08.019

TN405.97

:A

:1001-2028（2016）08-0081-05

2016-05-08

：高振斌

河北省高等學(xué)校高層次人才科學(xué)研究項目資助(No. GCC2014011)

高振斌（1973-），男，河北衡水人，教授，研究方向為高速電路信號完整性，E-mail: gao_zb@163.com ;李雅菲（1992-），女，河北石家莊人，研究生，研究方向為高速電路信號完整性，E-mail: lyf2533@163.com 。

時間：2016-08-03 22:36

： http://www.cnki.net/kcms/detail/51.1241.TN.20160803.2236.019.html