“高分四號”衛星凝視相機視頻電路設計與實現

郭宇琨 王衍 王建宇

（北京空間機電研究所，北京 100094）

“高分四號”衛星凝視相機視頻電路設計與實現

郭宇琨 王衍 王建宇

（北京空間機電研究所，北京 100094）

“高分四號”衛星是中國首顆地球靜止軌道遙感衛星，其攜帶的凝視相機系統能夠實現在36 000km的地球靜止軌道拍攝到50m分辨率的圖像信息。高軌道、高分辨率光學拍攝任務所帶來的問題是，面陣CMOS圖像傳感器模塊將以極快的速度產生大量的并行圖像數據。這對以CMOS圖像傳感器模塊為核心的視頻電路提出了更高的要求。而傳統的視頻電路設計方法不僅會產生一些信號完整性問題，且并不能完全適用于基于這種大數據量的面陣CMOS圖像傳感器模塊的視頻電路設計。文章通過仿真分析和實驗驗證，對比常規的設計方法，結合CMOS圖像傳感器模塊的特點和輸入輸出特點，對基于這種面陣CMOS圖像傳感器模塊的相機視頻電路提出了新的設計方案，并證明了文章所提出的設計方案正確可行，且效果優于常規的設計方案。文章提出的設計方案已成功應用在“高分四號”衛星，在要求日趨復雜的遙感領域亦有廣闊的應用前景。

視頻電路 圖像傳感器 遙感衛星 地球靜止軌道

0 引言

隨著民用減災、國土資源、環境與氣象等衛星應用領域對衛星遙感數據的高時間、高空間分辨率的需求越來越緊迫，中低軌道遙感衛星越來越難以全面滿足遙感用戶對高空間分辨率的連續偵察監視需求。地球靜止軌道遙感技術是國際航天遙感技術的一個重要方向，但它的技術研制難度大，文獻[1-3]介紹了法國和歐空局的三顆地球靜止軌道高分辨率遙感衛星的具體技術指標、所搭載的平臺等基本信息，但均尚未在軌運行。文獻[4]介紹了目前國際上地球靜止軌道衛星的發展動態及發展趨勢。“高分四號”衛星不但是我國第一顆地球靜止軌道遙感衛星，更是世界首顆高軌道、高分辨率光學遙感衛星。其設計目標是能夠實現在36 000km的地球靜止軌道拍攝到50m分辨率的圖像信息。而這樣的系統要求使得CMOS圖像傳感模塊具有極高的像素，因此輸出的圖像數據不僅數據量龐大，且速率很高[5-6]。這對 CMOS圖像傳感器模塊工作所需要的外圍電路設計的難度提出了更高的要求。本文主要介紹了一個成功應用在地球靜止軌道遙感衛星上，高分辨率凝視相機CMOS視頻電路的設計方案，是整個“高分四號”衛星的關鍵技術之一。本文首先給出了針對CMOS圖像傳感器模塊所設計的系統方案，然后針對各個模塊在設計中遇到的具體難點，通過與常見的設計方法對比后提出了更優的詳細設計方案；采用仿真對比和實驗驗證的方法，指出常見的設計方法所存在的問題，并證明本文所提出的設計方案可以達到系統要求；最終給出成像結果。

1 視頻電路系統設計

本文提出了一種應用在地球靜止軌道遙感衛星上的凝視相機視頻電路設計方案，系統框圖如圖 1所示。

圖1 視頻電路系統Fig.1 Video circuit system chart

系統以CMOS圖像傳感器為核心，以時序控制模塊、信號處理模塊為主要組成模塊，構成了整個視頻系統的核心部分。時序控制模塊主要完成設置該CMOS圖像傳感器模塊的工作模式，控制其曝光和讀出；信號處理模塊主要完成對CMOS圖像傳感器模塊輸出的圖像數據按照約定格式編碼，并輸出給高速數傳連接器；電源模塊則是為整個單板的所有元器件提供所需的工作電壓。系統通過RS422與整星的控制端交互遙測遙控信號，最后通過高速數傳連接器將圖像信息實時傳輸給后端處理器。

CMOS圖像傳感器可以用于地球靜止軌道衛星對地實時監控，傳感器具有靜止電子快門功能，積分時間可調，因此更適合應用在地球靜止軌道衛星對固定區域進行長時間不間斷的監測[7-9]。CMOS圖像傳感器模塊內集成有模擬信號處理電路、I2C總線控制接口、曝光/白平衡控制、視頻時序產生電路、數字轉換電路、行選擇、列選擇及放大和光敏單元陣列[10-11]。CMOS圖像傳感器模塊提供了一系列控制寄存器，通過總線編程（如PC總線）來對自增益、自動曝光、白色平衡、校正等功能進行控制，編程簡單、控制靈活[12-14]。因此本文的CMOS圖像傳感器模塊接受時序控制電路的控制指令，時序控制電路接收來自星上或地面的指令，解析指令，然后根據指令要求對CMOS圖像傳感器模塊內部的一系列控制寄存器進行編程，靈活控制模塊按照要求輸出圖像數據[15]。具體電路設計方式參看本文2.1節。CMOS圖像傳感器模塊內的模擬信號處理電路主要執行相關雙采樣（Correlated Double Sampling，CDS）功能。每一個感光陣列有一個A/D轉換器。模塊直接輸出的數字圖像信號可以很方便地傳輸給后續處理電路，供數字信號處理器對其進行處理。因此本文通過信號處理模塊接收并轉發CMOS圖像傳感器模塊輸出的數字圖像信號，同時對其進行信號處理，具體電路設計方式參看本文 2.2節。電源模塊需要提供的電壓有十幾種，這需要由單獨的電源電路板對輸入電壓進行分壓穩壓處理。由于電源數量眾多，需要保證每個電壓穩定且噪聲最小。

本節詳細介紹了圍繞CMOS圖像傳感器模塊提出的視頻電路系統設計方案。并且重點闡述了本文第2節將介紹的時序控制模塊和信號處理模塊的功能。這兩個模塊作為本系統設計的重點和難點將在第 2節中給出詳細的設計方案，并通過仿真和實驗驗證與傳統設計方法作比較，給出結論。

2 視頻電路詳細設計

針對本系統CMOS圖像傳感器模塊的結構特點及輸出信號的特點，本文設計視頻電路時，按照本文第1節系統設計的框架，分別對時序控制模塊和信號處理模塊的設計重點和難點進行了分析，并與兩種常見的設計方案，通過仿真結果對比。

2.1 時序控制模塊的電路設計

時序控制模塊主要為CMOS圖像傳感器模塊提供控制信號。根據本系統CMOS圖像傳感器的特點，CMOS圖像傳感器模塊內部行譯碼區域工作時鐘數量眾多，數量大于20，時序控制FPGA（可編程邏輯陣列）需要為CMOS圖像傳感器模塊提供同源的多路時鐘，且時鐘品質的好壞直接影響芯片獲取的圖像品質。因此主要設計重點和難點在于CMOS芯片行譯碼區域工作時鐘信號的網絡拓撲設計。本節首先給出了兩種常見的時鐘網絡設計方案，通過原理圖仿真驗證了其存在的問題，并提出了本文所采用的設計方案，給出仿真結果。

傳統的時鐘網絡設計方案有兩種設計方法：一種是FPGA的工作時鐘由晶振產生，CMOS圖像傳感器模塊各個區域的工作時鐘都由FPGA提供，其輸出一路時鐘信號，由近及遠采用菊花鏈的方式連接到各個區域的時鐘信號管腳上；另外一種設計方法是，FPGA的工作時鐘由晶振產生，FPGA輸出多路時鐘信號，分別連接到CMOS圖像傳感器模塊的各時鐘域。為了節省FPGA輸出時鐘扇出數量，且盡可能保證時鐘信號品質，每個時鐘信號最多可分別輸出給兩個相鄰時鐘域。

第一種設計方法得到的時鐘信號會產生嚴重的信號完整性問題，離得最近的時鐘信號由于受到來自遠端的反射，品質最差。使用SigXplorer軟件對原理圖進行仿真，仿真時鐘頻率為50MHz，其中一路時鐘信號的仿真結果如圖2所示（其中源端匹配電阻50Ω）。圖中黑色線條是FPGA輸出端的時鐘信號，輸出電壓為3.3V，紅色線條是菊花鏈第一個節點接收端的時鐘信號，可以看到由于反射出現了毛刺信號，源端信號的品質也出現了嚴重的失真，而終端信號高電平無法達到3.3V，因此可能造成采樣錯誤。

第二種設計方法，由于時鐘信號在源端做了很多分岔，到達各個時鐘域的信號由于無法匹配都有很大的反射，嚴重影響了信號品質。使用SigXplorer軟件對原理圖進行仿真，仿真時鐘頻率為50MHz，其中一路時鐘信號的仿真結果如圖3所示。圖中黑色線條是FPGA輸出端的其中一路時鐘信號，輸出電壓為3.3V，紅色線條是其中一路接收端的時鐘信號，可以看到即使在理想的模型條件下，源端信號和終端信號都出現不同程度的振鈴現象，而終端信號電平的波動可能造成采樣錯誤。

圖2 常見時鐘網絡設計方案一的時鐘仿真結果Fig.2 The scheme 1 simulation results of common clock network design

圖3 常見時鐘網絡設計方案二的時鐘仿真結果Fig.3 The scheme 2 simulation results of common clock network design

綜上，本文提出了一種新的時鐘網絡設計方案，時鐘信號的設計采用星型拓撲結構，如圖4所示。圖中CLK時鐘信號由晶振直接提供，把晶振提供的時鐘信號經過驅動模塊一拖四輸出，一路供給時序控制FPGA芯片，另外三路C1、C2、C3再分別經過驅動模塊一拖四輸出12路時鐘信號。每個時鐘信號分別輸出給兩個相鄰時鐘域。由于驅動模塊增強了時鐘信號的驅動力，也避免了時鐘信號在源端有較大的分岔，得到的信號品質較好。解決了時序控制FPGA為CMOS圖像傳感器模塊提供同源的多路時鐘的問題。

圖 5是本文提出的時鐘網絡設計方案對其中一路時鐘信號的原理圖仿真結果，仿真時鐘頻率為50MHz。圖中黑色線條是FPGA輸出端的其中一路時鐘信號，輸出電壓為3.3V，紅色線條是其中一路接收端的時鐘信號，可以看到在理想模型下，源端沒有反射，接收端的信號品質也保持完整。

圖4 本文提出的時鐘網絡設計方案拓撲結構Fig.4 The clock network design scheme proposed in this paper

圖5 本文提出的時鐘網絡設計方案的時鐘仿真結果Fig.5 Simulation results of the clock network design scheme proposed in this paper

對比圖3、4、5可以看出，本文所采用的時鐘設計方案得到的時鐘信號波形品質最優，三種方案下得到的時鐘抖動和時鐘占空比如表1所示（仿真時鐘頻率均為50MHz）。

表1 三種設計方案時鐘抖動和時鐘占空比結果對比Tab.1 Comparison of clock jitter and clock duty cycle of three design schemes

其他的控制信號，如幀同步、行同步、控制總線信號，由于速度很慢，可以采用菊花鏈結構，以減少FPGA的扇出。

2.2 信號處理模塊的電路設計

根據本系統CMOS圖像傳感器模塊的特點，信號處理模塊電路設計的重點和難點是多路高速數據信號的并行傳輸問題。CMOS圖像傳感器模塊輸出10路并行高速圖像數據，到對應的10片高速數傳芯片（Serdes器件），每片Serdes器件實現數據位的并串轉換之后，經高速數傳連接器輸出給接收端，并由接收端解析完成后實時顯示圖像。信號流如圖1所示。

每個Serdes器件需要一路數據同步時鐘作為采樣時鐘，信號處理模塊需要同時產生10路同步時鐘給每個Serdes器件。這有兩方面設計要求。首先根據Serdes器件對時鐘品質的嚴格要求，輸入Serdes器件的時鐘抖動必須小于100ps，占空比必須不大于55%。而常規的設計難以保證在真空高低溫實驗和震動實驗中滿足該設計要求。其次，本系統輸出的10路并行圖像數據要以2Gbit/s的高速速率傳輸到接收端，而要想在接收端解析后恢復拼接成一幅完整的圖像，要求10路數據必須嚴格同步并行輸出。

文獻[16-19]給出了常見的兩種設計方案，第一種方案FPGA輸出10路時鐘信號，與對應的數據信號一起輸出給對應的Serdes器件，如圖6所示。第二種方案FPGA的工作時鐘由晶振產生，其他Serdes器件的時鐘由驅動力更強的帶有去抖動功能的時鐘發生模塊提供，如圖7所示，圖中每兩路相鄰的Serdes器件接收到的信號互為主、備份信號。

圖6 多路數據并行收發方案一的結構Fig. 6 The program 1 structure of multiple data parallel transmitting and receiving

圖7 多路數據并行收發方案二的結構Fig. 7 The program 2 structure of multiple data parallel transmitting and receiving

第一種方案由于CMOS圖像傳感器模塊的結構限制，所有數據都從CMOS圖像傳感器模塊的一側輸出，導致所有10片Serdes器件都集中分布在PCB板的一側。這樣的PCB布局必然無法緊湊。因此，時鐘傳輸的距離就不可避免會增大。根據實驗驗證，晶振所產生的時鐘抖動為50ps左右，占空比50%。但經過FPGA變換后，最長的時鐘走線會帶來時鐘信號占空比變化和抖動增大等問題。實際測試結果顯示，FPGA輸出100MHz的時鐘信號，其終端的時鐘抖動為300ps左右，占空比53%。經過高低溫實驗和振動實驗后，時鐘信號的占空比還會進一步惡化，最終無法達到Serdes器件對時鐘占空比和抖動的要求。第二種方案數據信號與同步時鐘不同源，因而造成后端圖像不能正確恢復。

本文提出了一種新的多路數據并行收發方案：FPGA的工作時鐘和Serdes器件的采樣時鐘均由時鐘發生模塊產生。但由于時鐘發生模塊需要收到來自FPGA的SPI總線配置信號才能工作，因此FPGA必須首先由晶振產生的時鐘信號驅動，通過SPI總線給時鐘發生模塊提供配置信號，從而產生10路數傳時鐘和1 路FPGA工作時鐘。實驗證明該方案有效可行的解決了10路圖像數據和時鐘同時準確傳輸給Serdes器件的問題。

其電路關系如圖8所示，圖8中每兩路相鄰的Serdes器件接收到的信號互為主、備份信號。

圖8 本文提出的多路數據并行收發方案的結構Fig. 8 Structure of multiple data parallel transmitting and receiving program proposed in this paper

按照本文的方案設計思路進行 PCB設計，并對所設計的視頻電路進行后仿真。任意選取時鐘發生模塊產生的兩路主、備份時鐘信號進行后仿真，結果如圖9所示。其中虛線部分為所對應高低電平的判斷標準，（VIH：高電平；VIL：低電平）可以看出時鐘信號滿足信號完整性要求。

任意抽取 10路高速數傳信號中的兩路主、備份信號，對其進行后仿真，視頻電路終端輸出的差分信號的損耗情況如圖10所示：

從圖10中可以看出，在1GHz的頻率帶寬下（2Gbit/s的傳輸速率），從Serdes器件到高速數傳連接器的高速差分信號損耗為0.67dB，損耗非常小。主、備份信號在接收端的眼圖如圖11所示：

圖9 本文提出的多路數據并行收發方案時鐘信號后仿真結果Fig. 9 Simulation results of multiple data parallel transmitting and receiving program proposed in this paper

圖10 本文提出的多路數據并行收發方案高速數傳差分信號的損耗情況Fig. 10 High speed digital transmission loss of multiple data transmission scheme proposed in this paper

圖11 本文提出的多路數據并行收發方案高速數傳差分信號的眼圖Fig. 11 The eye pattern of the scheme proposed in this paper

從圖11中可以看出所抽取的該路高速差分信號的主份信號和備份信號眼高分別為1.417V和1.391V，眼寬分別為495ps和492.5ps（圖中a、b點之間的距離為眼寬，c、d點之間的距離為眼高）。該信號的信號噪聲較小，信號品質可以達到正確傳輸的要求。

2.3 誤碼率測試

經過誤碼分析儀測試，本文所設計的視頻電路傳輸數據的誤碼率(BER)[20]如表2所示。從測試結果表2中可以看出測試驗證的總bit數量達到1012數量級時，出現的總的錯誤bit數仍然為0，可見其誤碼率此時已經達到10-12量級。

表2 系統傳輸數據誤碼率測試結果Tab.2 BER of the system tests

3 結束語

本文提出的基于面陣CMOS圖像傳感器的相機視頻電路的設計方案解決了對CMOS圖像傳感器模塊輸出的高速、多通道、超大數據量的快速實時處理技術難點。其中時序控制模塊的設計方案解決了由時序控制FPGA為CMOS圖像傳感器模塊提供同源的多路時鐘的問題，且數量不小于20個。信號處理模塊的設計方案解決了多路、高速圖像數據信號的并行接收和并行輸出問題，且數據速率高達2Gbit/s。系統最終實現了“高分四號”衛星在36 000km的高軌拍攝到50m分辨率的圖片信息，填補了我國高軌遙感衛星領域高分辨率凝視相機的空白。且其地面測試的系統誤碼率可以達到10-12量級。

References)

[1] XAVIER R.From Meteorology Globle Observation to High Resolution Permanent Surveillance[C]. 2007. IAC-07-B1.2.06.

[2] CYRILLE T. A Dedicated African Space Observatory[C]. 2009. IAC-09-B1.2.3.

[3] GOC T, KNIGGE T, SCHULL U, et al. A Mission for Real-time Monitoring Through High-resolution Imaging from Geostationary Orbit Final Report[R/OL]. [2009-05-13]. http://gsp.esa.int/document-view/-/wcl/wlGiHTp4j7JC/10192/geooculus-a-mission-for-real-time-monitoring-through-high-resolution-imaging-from-geostationary-orbit-executive-summary.

[4] 郭玲華, 鄧崢, 陶家生, 等. 國外地球同步軌道遙感衛星發展初步研究[J]. 航天返回與遙感, 2010, 31(6): 23-30. GUO Linghua, DENG Zheng, TAO Jiashen, et al. Preliminary Research on Development of Foreign GEO Remote Sensing Satellites[J]. Spacecraft Recovery & Remote Sensing, 2010, 31(6): 23-30. (in Chinese)

[5] 陳瑞明, 吳松波, 王建宇, 等. 對地觀測高分相機視頻電子學集成化技術[J]. 航天返回與遙感, 2013, 34(3): 34-41. CHEN Ruiming, WU Songbo, WANG Jianyu, et al. Camera Video Electronics Integration Technology for High SpatialResolution Earth Observation Sensor[J]. Spacecraft Recovery & Remote Sensing. 2013, 34(3): 34-41. (in Chinese)

[6] 王慶友. 圖像傳感器應用技術[M]. 北京: 電子工業出版社, 2003, 9: 207-218.

WANG Qingyou. Image Sensor Application Technology[M]. Beijing: Publishing House of Electronics Industry, 2003, 9: 207-218. (in Chinese)

[7] 熊平. CCD與CMOS圖像傳感器特點比較[J]. 半導體光電. 2004(1): 1-4. XIONG Ping. Comparison of CCD and CMOS Image Sensors[J]. Semiconductor Optoelectronics. 2004(1): 1-4. (in Chinese)

[8] 宋勇, 郝群, 王占和, 等. 基于CMOS圖像傳感器的成像系統設計[J]. 光學技術, 2002, 28(3): 253-256.

SONG Yong, HAO Qun, WANG Zhanhe, et al. Imaging System Design Based on CMOS Image Sensor[J]. Optical Technology. 2002, 28(3): 253-256. (in Chinese)

[9] 余國華, 馮啟明. 基于 CMOS圖像傳感器的視頻采集系統設計[J]. 武漢理工大學學報(交通科學與工程版), 2004, 28(1): 145-147.

YU Guohua, FENG Mingqi. Design of Video Capture System Based on CMOS Image Sensor[J]. Journal of Wuhan University of Technology(Transportation Science and Engineering). 2004, 28(1): 145-147. (in Chinese)

[10] 侯雨石, 何玉青. 數碼相機CMOS圖像傳感器的特性參數與選擇[J]. 光學技術, 2003, 29(2): 174-176.

HOU Yushi, HE Yuqing. Specific Parameters and Selection of CMOS Image Sensor for DSC Designing[J]. Optical Technology. 2003, 29(2): 174-176. (in Chinese)

[11] 李東, 許家愷, 孔令紅. 新型CMOS圖像傳感器及其應用[J]. 電子元件與材料, 2002, 21(10): 35-37.

LI Dong, XU Jiakai, KONG Linghong. New-type CMOS Vision Sensors and its Application to PCS[J]. Electronic Components and Materials. 2002, 21(10): 35-37. (in Chinese)

[12] BIGAS M, CABRUJA E, FOREST J，et al. Review of CMOS Image Sensors[J]. Microelectron, 2006, 37: 433-451.

[13] 程開富. CMOS圖像傳感器的最新進展及其應用(續)[J]. 電子與封裝. 2003, 3(3): 45-48．

CHENG Kaifu. The Latest Development and Application of CMOS Image Sensor(Continued)[J]. Electronics and Packaging. 2003, 3(3): 45-48. (in Chinese)

[14] 程開富. CMOS圖像傳感器的最新進展及其應用(續)[J]. 半導體情報. 2003, 3(4): 47-51.

CHENG Kaifu. The Latest Development and Application of CMOS Image Sensor(Continued)[J]. Semi-Conductor Information. 2003, 3(4): 47-51. (in Chinese)

[15] 甘玉泉, 高偉, 董釗. 基于CPLD的面陣CMOS圖像傳感器的驅動時序設計[J]. 電子器件, 2009, 32(3): 500-503.

GAN Yuquan, GAO Wei, DONG Zhao. Design of Driving Timing for Array CMOS Image Sensor Based on CPLD[J]. Chinese Journal of Electron Devices, 2009, 32(3): 500-503. (in Chinese)

[16] 武亦楠, 呂增明, 張宇, 等. 基于FPGA的多通道面陣CCD成像系統設計[J]. 光機電信息, 2011, 28(6): 39-43.

WU Yinan, LYU Zengming, ZHANG Yu, et al. Design of Multi-port Area CCD Imaging System Based on FPGA[J]. Optical Mechanical and Electrical Information, 2011, 28(6): 39-43. (in Chinese)

[17] 張達, 徐抒巖. 基于TLK2711的高速圖像數據串行傳輸系統[J]. 微計算機信息, 2009, 25(2): 284-286.

ZHANG Da, XU Shuyan. High-speed Serial Transmission System for Image Data Based on TLK2711[J]. Control and Automation, 2009, 25(2): 284-286. (in Chinese)

[18] 張達, 徐抒巖. 高速CCD圖像數據光纖傳輸系統[J]. 光學精密工程, 2009, 17(3): 670-673.

ZHANG Da, XU Shuyan. High-speed CCD Image Data Fiber Transmission System[J]. Optics and Precision Engineering, 2009, 17(3): 670-673. (in Chinese)

[19] 張貴祥, 金光, 鄭亮亮, 等. 高速多通道CCD圖像數據處理與傳輸系統設計[J]. 液晶與顯示, 2011, 26(3): 397-403.

ZHANG Guixiang, JIN Guang, ZHENG Liangliang, et al. Design of High-speed and Multi-channel CCD Image Data Processing and Transmission System[J]. Chinese Journal of Liquid Crystal and Displays, 2011, 26(3): 397-403. (in Chinese)

[20] GEROGE J, YU P, KOGA R. Single Event Effects and Total Does Test Results for TI TLK2711 Transceiver[J]. IEEE REDW, 2008: 69-75.

Design and Implementation of Staring Camera Video Circuit on GF-4 Satellite

GUO Yukun WANG Yan WANG Jianyu

（Beijing Institute of Space Mechanics & Electricity, Beijing 100094, China）

GF-4 satellite is the first China’s GEO remote sensing satellite, whose camera system can obtain 50m resolution image information from a 36 000km GEO. An area array CMOS image sensor module quickly generates a large number of parallel data, which puts forward higher requirements for video circuit that is the core of an image sensor module. The traditional design method is unable to produce signal integrity, and not suitable for the higher requirements. In this paper, through simulation analysis and experimental verification, by comparison with the conventional design method and according to sensor module characteristics and input and output characteristics, an area array CMOS image sensor camera video circuit is advanced based on the proposed new design scheme. It is proved correct and feasible, and better than the conventional one. The proposed approach has been successfully applied in GF-4 satellite and has wide application prospect in the remote sensing field where the requirements are increasingly complicated.

camera video circuit; image sensor; remote sensing satellite; geostationary earth orbit (GEO)

V443+.5；V474

: A

: 1009-8518(2016)04-0049-10

10.3969/j.issn.1009-8518.2016.04.007

郭宇琨，女，1987年生，2012年獲北京理工大學通信與信息系統專業碩士學位，工程師。研究方向為視頻電子學信號處理與視頻相機系統。E-mail: sandra0507@sina.com。

（編輯：劉穎）

2016-03-23

國家重大科技專項工程