VLSI低功耗設計方法的研究

樊持杰 司巧梅 張 丹

（牡丹江師范學院，黑龍江 牡丹江 157011）

VLSI低功耗設計方法的研究

樊持杰 司巧梅 張 丹

（牡丹江師范學院，黑龍江 牡丹江 157011）

針對近年來VLSI功耗問題越來越被關注，尤其是在電池供電的便攜式設備中CMOS電路的功耗問題尤為重要。本文對VLSI的低功耗設計方法進行了研究，首先對VLSI作了簡介，其次分析了VLSI的功耗來源，最后就如何實現VLSI開關功耗的低功耗設計，著重討論了幾項技術。本文對電子行業從業人員有一定的積極意義。

VLSI；CMOS；低功耗；設計方法

1 引言

近年來，隨著電路規模逐漸擴大，其處理數據速度越來越快，而其集成度也不斷提高，功耗越來越大。如今人們對便攜式設備越來越依賴，但其不給力的電池續航能力，以及設備大功耗帶來的溫度過高而致系統不穩定的問題，都迫使我們就如何降低大規模集成電路的功耗進行思考。選擇合適的低功耗方法，必須首先要對VLSI中芯片的功耗進行預估分析，通過早期的分析，我們可以使用不同設計層次的技術來降低大量的功耗，從而更容易達到功耗的要求。下面本文主要對VLSI進行功耗分析，并重點研究降低其功耗的設計方法。

2 VLSI功耗分析

VLSI中CMOS電路的功耗來源主要有兩種：動態功耗和靜態功耗。

2.1 動態功耗

（1）開關功耗

開關功耗是指當反相器的輸入是理想階躍波時，純電容負載CL進行充放電所消耗的功耗。其公式為：

公式中，f為時鐘頻率，a為翻轉活動因子，也就是每個時鐘周期中，狀態發生變化的器件的個數，Vdd為供應電壓，CL為負載電容，不僅依靠電路結構，還依靠系統的輸入類型。如圖1所示為CMOS電路的開關功耗。

圖1 CMOS電路的開關功耗

（2）短路功耗

反相器輸入是非理想階躍波時，會在輸入波上升或下降沿的瞬間，有一個N管與P管同時導通的區域存在，這一過程引起的功耗我們稱為短路功耗。其公式為：

PS＝ISTVdd

公式中，IST為電路的短路電流值，VDD為電源電壓值。如圖2所示為CMOS電路的短路功耗。

圖2 CMOS電路的短路功耗

2.2 靜態功耗

靜態功耗在理論上講是不存在的，因為在穩定狀態下，CMOS電路不存在電源到地的直接路徑。然而，實事上，擴散器與襯底間的PN結上會存在反向泄漏電流，而造成一定的功耗。CMOS電路主要存在以下幾種泄漏電流：柵泄漏電流、亞閾值泄漏電流、反偏結泄漏電流，以及門柵感應漏極泄漏電流。這些泄漏電流所引起的功耗之和就是芯片的靜態功耗。其計算公式為：

PL＝IleakageVdd

公式中，Ileakage為泄漏電流的值，Vdd為電源電壓值。

通過上述分析，動態功耗與靜態功耗之和就是電路的總功耗：

P＝PD+PS+PL

其中，短路功耗PS和靜態功耗PL占總功耗的比例很小，而且PS和PL與工藝密切相關，在進行系統設計時很難控制，因此本文主要是對如何降低電路的開關功耗進行討論。

3 VLSI低功耗設計實現方法

降低VLSI功耗有很多方法，主要分為對其系統層、算法層、結構層、邏輯層以及物理層的設計方法研究。其中對系統層、算法層和結構層的設計改善，對VLSI整體功耗的降低有著非常明顯的作用，也是本文下面重點研究的內容。

3.1 動態功耗管理

動態功耗管理是系統層的低功耗設計技術，主要是指對電路在正常工作狀態時產生的功耗進行管理。在電路正常工作時，由于各模塊的活動級別有所不同，因此有的會被系統調用，有的不被調用。動態功耗管理的核心思想就是：在執行某一操作時，將電路中不被調用的模塊掛起，來降低電路功耗。如在進行浮點運算時，整數運算單元處于不被調狀態，我們可以將其掛起以降低功耗。

3.2 算法層設計技術

在這一算法級設計層面上，我們通過使用恰當的編碼技術來降低翻轉活動，從而來降低功耗。事實證明，這是一個比較有效的方法，對于如總線這種結點電容較大的信號線，效果尤為明顯。總線的編碼技術有多種：如獨熱編碼（One-Hot）、格雷碼（Gray2code）、T0編碼等，其中One-Hot編碼通過對二進制數進行編碼，實現在一個二進制數中，僅允許有一位不同于其它位的值。如表1所示，為獨熱編碼（One-Hot）與三位二進編碼的比較。

表1 三位二進制編碼和One-Hot的比較

從表1可知，在連續變化時，二進制編碼可能會有多個數位同時發生變化，而One-Hot編碼僅有一個數位發生變化。這樣在訪問相鄰兩個地址內容時，總線的翻轉活動次數比較少，從而來降低功耗。

在算法級設計中，還存在一種基于減少翻轉電容的設計方法，主要是對執行算法所需的操作類型和操作個數進行充分考慮。不同類型的操作，其所消耗的功耗也不同，如乘法器操作的功耗要比加法器操作的功耗大，因此我們既要減少算法的操作個數，也要考慮操作的類型。

3.3 結構層設計技術

結構層也稱為RTL(Register Transfer Level，寄存器傳輸層)，在這一層的設計中會常用到加法器、乘法器、存儲器以及寄存器堆等。結構層的優化設計技術有并行結構、流水線結構等。

(1)并行結構

如圖3所示，為16位乘法器應用參考結構與并行結構的比較圖。

圖3 參考結構與并行結構示意圖

由圖3可知，并行結構是通過犧牲芯片面積來降低功耗的，與參考結構具有相同的計算速度的前提下，其工作頻率能夠降為原來的1/2，而且電源電壓也可以降低。并行結構將一個功能模塊“復制”為N（N≥2）份，因為有N個同樣的模塊同時工作，所以每個模塊的時鐘頻率就成為1/N分頻，每個模塊的工作速度同樣降為原來的1/N，基于上面公式中延時與工作電壓的線性關系，電路面積增長N倍，同時電容增長N倍，但電壓和頻率卻下降N倍，則最后功耗降低了N2倍。

并行結構可以應用多個單元并行，但同時隨著單元數的增加，則可能會出現一些問題：一是芯片面積增大，造成成本增加；二是布線長度增加，造成線電容增加；三是電壓的降低會受閾值電壓的限制，因此電壓接近閾值電壓時，會造成延遲退化。基于以上問題的影響，如果并行單元過多，反而會使功耗增加，所以在設計時要充分考慮這些因素，從而使并行效果達到最優。

(2)流水線結構

流水線結構的核心思想是：控制通過數據通路指令流，來獲得最大的吞吐量，從而提高電路性能。這種結構將指令分為多個步驟，利用模塊的時鐘周期來并行處理多條指令，從而提高電路的性能。如圖4所示為CPU的流水線結構圖。

圖4 CPU流水線結構圖

圖4中將CPU數據通路分為5段流水作業，其中每段由一個模塊完成，模塊與模塊之間插入寄存器來驅動這些模塊。利用這種方法，我們可以實現與并行結構相似的低功耗結果，而電路面積其本保持不變。但流水線結構也有其自身的缺陷：一是這種結構設計具有較高的復雜性，需要插入流水線寄存器，從而會導致芯片面積增加，而且由于寄存器還需要增加時鐘控制，這樣就會造成時鐘單元負載增大；二是在一些算法的流水線結構設計中，會出現“管道冒險”現象，損害流水線的操作效率。

4 結語

除了上面分析到的技術，VLSI低功耗設計技術還有多種，如：閾值電壓設計技術、門控時鐘技術、SOI（硅絕緣體）設計技術等。由于篇幅問題，本文就不再詳述。總之，隨著技術的發展，人們已不只關心設備的運行速度，還很關注設備的工作壽命。而高功耗必然會導致低壽命，因此對器件的低功耗設計研究具有戰略意義，它關系到企業產品的市場競爭力，甚至是企業的生死存亡。

由于作者水平有限，本文還有很多不足之處，希望通過今后不斷的學習進步，能對VLSI的低功耗設計方法有更深的理解與研究，彌補本文的缺憾。

[1]陳秀華．基于圖論的VLSI中最小斯坦納樹問題及其改進算法[J]．南京師范大學學報：工程技術版，2015(4)：47-52．

[2]許斌，羅俊．VLSI CMOS模擬集成電路可靠性仿真設計技術[J]．微電子學，2013(2)：250-256．

[3]陳耀．計算機硬件組裝虛擬實驗系統設計與實現[J]．電腦與電信，2014(12)：67-69．

Research on Low Power Design Method of VLSI

Fan Chijie Si QiaomeiZhang Dan
(Mudanjiang Normal College,Mudanjiang 157011,Heilongjiang)

In recent years,VLSI power problems have been paid more and more attention,especially the power consumption problem of CMOS circuit in battery powered portable devices.This paper studies on the low power design method of VLSI.Firstly, VLSI is introduced;then the VLSI power consumption source is analyzed;finally,several techniques to achieve low power consumption design of VLSI switch power are discussed.This paper has a certain positive significance for the electronic industry practitioners.

VLSI;CMOS;low power consumption;design method

TN47

A

1008-6609(2016)05-00101-03

樊持杰，女，湖南寧遠人，副教授，研究方向：計算機教育，數據挖掘。