處理器容錯技術(shù)的發(fā)展與應(yīng)用

李仁文

（成都七中（高新校區(qū)） 610041）

處理器容錯技術(shù)的發(fā)展與應(yīng)用

李仁文

（成都七中（高新校區(qū)） 610041）

容錯就是當(dāng)由于種種原因在系統(tǒng)中出現(xiàn)了數(shù)據(jù)、文件損壞或丟失時，系統(tǒng)能夠自動將這些損壞或丟失的文件和數(shù)據(jù)恢復(fù)到發(fā)生事故以前的狀態(tài)，使系統(tǒng)能夠連續(xù)正常運(yùn)行的一種技術(shù)。處理器容錯技術(shù)在近年來備受關(guān)注，本文主要針對處理器容錯技術(shù)的發(fā)展進(jìn)行分析。

處理器容錯技術(shù)；研究；發(fā)展

在集成電路產(chǎn)業(yè)的發(fā)展下，處理器系統(tǒng)瞬時故障的發(fā)生率越來越高，這主要是由于晶體管工作電壓影響了集成電路的噪聲容限，導(dǎo)致芯片容易受到外因的影響，而處理器主頻的提升也在客觀上導(dǎo)致芯片故障率增加。隨著處理器系統(tǒng)的發(fā)展，關(guān)于處理器瞬態(tài)故障的容錯技術(shù)也開始受到業(yè)界的關(guān)注，如何提升處理器的可信性也成為人們關(guān)注的重點(diǎn)問題。

1 處理器容錯技術(shù)

1.1 線程級容錯技術(shù)

目前，已經(jīng)有眾多學(xué)者針對SMT或CMP的多線程容錯技術(shù)進(jìn)行了研究。冗余多線程RMT通常情況下都是用于SMT處理器來完成容錯，考慮到CMP的容錯也被叫做芯片級冗余多線程。有學(xué)者將微線程技術(shù)融入到容錯技術(shù)的相關(guān)領(lǐng)域，并且根據(jù)其特點(diǎn)構(gòu)建了一套全新的用于微線程的粗粒度超指標(biāo)容錯結(jié)構(gòu)MTB，并探討了如何準(zhǔn)確有效的進(jìn)行運(yùn)用。硬件的真正開發(fā)和利用的線程級容錯是一種高效的、準(zhǔn)確的和有科研價值的處理器容錯處理方案。在技術(shù)水平的發(fā)展下，大量高性能處理器容錯技術(shù)誕生，表現(xiàn)出良好的發(fā)展前景。

1.2 容錯與低功耗技術(shù)的融合

在科技水平的發(fā)展下，低功耗和可信性已經(jīng)成為評估一個處理器優(yōu)良特性的重要參考依據(jù)。所以，正確地理解處理器中每個組成原件的功耗與可信性之間的聯(lián)系及其交互性有著十分重要的研究意義。相關(guān)專家對Cache中的功耗與容錯交互的相關(guān)問題進(jìn)行了深入的研究。Zhang等人通過研究發(fā)現(xiàn)了一種遵循保護(hù)復(fù)制數(shù)據(jù)原則可以達(dá)到低功耗的機(jī)制：Somani等人對運(yùn)用頻率較高的Cache進(jìn)行了研究，結(jié)果顯示可以利用數(shù)據(jù)保護(hù)原理來降低功耗：Li等人在電路結(jié)構(gòu)和微結(jié)構(gòu)方面研究了可信性與低功耗交互與平衡系統(tǒng)之間存在的問題，并通過相關(guān)數(shù)據(jù)提出了一種自適應(yīng)的的新型方式，該種方式是根據(jù)不一樣復(fù)雜度編碼實(shí)現(xiàn)對Cache中純凈數(shù)據(jù)和污數(shù)據(jù)的保護(hù)和處理。Zhang等人通過實(shí)驗(yàn)發(fā)現(xiàn)了一種檢測點(diǎn)與動態(tài)電壓共同調(diào)節(jié)DVS相結(jié)合的方式，利用該種方式在實(shí)現(xiàn)容錯的時候可以對Cache進(jìn)行全過程的動態(tài)功耗監(jiān)控。此外功耗感知的自適應(yīng)檢測位點(diǎn)在任務(wù)級對功耗動態(tài)管理的時候還可以實(shí)現(xiàn)信號的容錯。不一樣的低功耗技術(shù)擁有完全不一樣的可信行為，低功耗與可信性的交互與平衡問題已經(jīng)受到相關(guān)理論界的高度關(guān)注。

1.3 性能功耗容錯的交互

網(wǎng)絡(luò)處理器NP的靈活運(yùn)用為路由器等高性能網(wǎng)絡(luò)設(shè)施的組建創(chuàng)造了靈活、高效的運(yùn)營中心，就目前狀況來看已經(jīng)成為嵌入式領(lǐng)域的核心設(shè)備。比較有代表性的NP一般都會集齊了多處理與多線程技術(shù)，在一個芯片中構(gòu)成多個運(yùn)營程序，并具有快速執(zhí)行的可編程微引擎ME，能夠提供強(qiáng)大的數(shù)據(jù)處理和分析能力。Intel公司的IXP1200是NP最具代表性的結(jié)構(gòu)，它主要是根據(jù)Stron-gARM處理器核、多個微引擎、一個核心內(nèi)存接口和一個快速總線接口構(gòu)成。伴隨著核心頻率的不斷提高和復(fù)雜程度的上升，功耗已經(jīng)成為目前NP設(shè)計(jì)中的核心要素之一。并且在這樣的運(yùn)營狀況下，Luo等人開發(fā)了一個依附于IXP1200的更加準(zhǔn)確的、節(jié)能的結(jié)構(gòu)級性能功耗NP仿真框架——NePSim，這項(xiàng)技術(shù)在性能與功耗方面擁有非常優(yōu)秀的效果。

2 處理器容錯技術(shù)研究趨勢展望

2.1 處理器結(jié)構(gòu)

微結(jié)構(gòu)級容錯方式的量化研究主要從結(jié)構(gòu)、微結(jié)構(gòu)方面出發(fā)，在正確熟悉處理器所有組件容錯行為的前提下進(jìn)一步開發(fā)各種新機(jī)制，仍然是目前處理器容錯研究的主要方向。就目前狀況而言處理器容錯量化評價系統(tǒng)還不夠完善，還需要進(jìn)一步研究和升級，處理器各構(gòu)成原件容錯方式的量化研究還有很長的路需要探索，多種結(jié)構(gòu)、微結(jié)構(gòu)容錯機(jī)制還需要進(jìn)一步的開發(fā)和創(chuàng)新。

2.2 軟件與硬件技術(shù)的互助與交互

SIFT在航天領(lǐng)域的應(yīng)用已經(jīng)在全球范圍內(nèi)得到不同程度的重視，成為了一個國家的重要的核心技術(shù)。就目前狀況而言，許多處理器的研究已經(jīng)得到廣泛的關(guān)注，軟件的運(yùn)用與硬件機(jī)理在不同方面上的互助與交互是處理器容錯必須解決的重要難題。性能，功耗，容錯的融合與平衡容錯和高性能和低功耗相同已經(jīng)發(fā)展成為處理器設(shè)計(jì)、生產(chǎn)的核心參考指數(shù)，容錯與高性能、低功耗技術(shù)高度融合，性能，功耗，容錯的互助與平衡是一個研究難點(diǎn)，相關(guān)學(xué)者在這個領(lǐng)域已經(jīng)進(jìn)行了大量研究。

2.3 線程級容錯的運(yùn)用

許多研究將時間冗余技術(shù)劃分為指令級和線程級，根據(jù)SMT或CMP構(gòu)成多線程序，這樣線程級容錯在全球范圍內(nèi)已經(jīng)有許多比較成功的例子，不過運(yùn)用隱式多線程的還是屈指可數(shù)。正是鑒于從容錯技術(shù)角度進(jìn)行的處理器分類，相關(guān)學(xué)者提出了基于硬件的線程級處理器容錯技術(shù)——MTB結(jié)構(gòu)。通過實(shí)驗(yàn)與運(yùn)用可以看出硬件實(shí)現(xiàn)的線程級容錯是一個十分有發(fā)展前景的新技術(shù)。

3 結(jié)語

關(guān)于處理器容錯技術(shù)的研究，已經(jīng)取得了重大的進(jìn)展，目前，其研究內(nèi)容主要集中在處理器結(jié)構(gòu)、微結(jié)構(gòu)容錯行為、微結(jié)構(gòu)角度、處理器組成等方面，在處理器容錯技術(shù)量化評估上，還需要進(jìn)行深入的探討，各類微結(jié)構(gòu)容錯機(jī)制與結(jié)構(gòu)需要進(jìn)行進(jìn)一步的深入挖掘。

[1]萬靖.計(jì)算機(jī)聯(lián)鎖系統(tǒng)容錯技術(shù)[J].科學(xué)咨詢（科技管理），2010（06）.

[2]李洪超.計(jì)算機(jī)系統(tǒng)的容錯技術(shù)方法[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2010（11）.

[3]孫志卓，呂文志，任傳成.串行通信系統(tǒng)中一種綜合容錯技術(shù)的研究[J].計(jì)算機(jī)與現(xiàn)代化，2006（08）.

TP302.8

A

1004-7344（2016）24-0282-01

2016-8-5