低功耗CMOS帶隙基準源

哈爾濱理工大學 趙玉迎 厚 嬌 常 金 姜久興 趙 波

低功耗CMOS帶隙基準源

哈爾濱理工大學 趙玉迎 厚 嬌 常 金 姜久興 趙 波

本文采用了CSMC 0．18um的標準CMOS工藝，設計了一種工作在亞閾值區的低功耗CMOS帶隙基準源，本設計電路是由純MOS管組成，不包含雙極型晶體管，采用工作在線性區的MOS管代替電阻，減少了芯片的面積，工作在亞閾區的MOS管也使得系統的功耗有所降低。室溫下，整個電路系統的電流（包含啟動電路）為433．08nA，功耗為649．6nW，版圖面積為0．0048mm2，工藝流程與標準CMOS工藝有很好的兼容性。

帶隙基準；低功耗；亞閾值區

0 引言

便攜式電子產品已經成為當今消費者的重要需求，SoC技術的廣泛應用已經成為當今發展的重要趨勢，低功耗是SoC系統的發展目標[1]。為了降低功耗，應盡可能的減少SoC每一個子電路的功耗，基準源作為這些子電路的重要組成部分，發揮著重要的作用。基準源的設計朝著降低電源電壓、降低系統功耗、減小芯片面積、容易集成的方向發展。

本文設計的基準源電路不包含雙極型晶體管，是由純MOS管組成的基準電路，其中利用工作在強反型、線性區的MOS管代替傳統電阻，其他MOS管都工作在亞閾值區域[2,3]。這個工作區域，可以使得基準源的功耗在幾百納瓦，采用標準的CMOS工藝技術，工藝易于集成，沒有雙極型晶體管和大電阻的使用，芯片的面積也可以有效的降低。

1 電路原理

圖1為帶隙基準源系統的原理圖，電路包含電流源子電路、偏置電壓子電路、放大器以及啟動電路。電流源子電路采用自適應的偏置（自偏置）技術，用一個工作在線性區的MOS管電阻MR1代替傳統的電阻R，產生一個電流Ip，偏置電壓子電路通過PMOS電流鏡鏡像電流Ip，并且產生一個基準電壓的輸出VREF。偏置電壓子電路由一個MOS管和兩個源極耦合對構成。在偏置電壓子電路中M3-M7的柵極和源極兩極電壓和電流源子電路中的MR1構成了一個閉環的形式。除了MR1所有的MOS管都工作在亞閾值區[4-7]。MOS電阻MR1工作在強反型的三極管區。電路具有兩個相反溫度系數的電壓，把這兩種溫度系數的電壓結合起來，就可以產生一個與溫度沒有關系的基準輸出電壓。

圖1 基準源電路原理圖

基準輸出電壓的溫度系數可以表示為：

式（3）表明可以通過設置MOS管的寬長比Ki得到零溫度系數的輸出基準電壓，通過溫度補償就可以得到一個與溫度沒有關系的輸出基準電壓[8,9]。

2 電路仿真

2.1 直流特性

2．1．1 VREF與T的仿真結果分析

采用DC仿真[10]，直流電壓為1.5V，得到輸出電壓VREF隨溫度的變化關系。

圖2 TT工藝角下的VREF與T的關系

圖2表明，在溫度為-40～80°C范圍內，輸出基準電壓的最大值與最小值之間相差僅為1.95mV，輸出基準電壓與溫度呈弱相關，基本不隨溫度的改變而改變。

以思維結構與化學實驗進程相整和為x軸，以思維品質為y軸，以能力水平為z軸，建立立方體模型，P(P1思維目的——實驗選題；P2思維材料——實驗設計；P3思維過程——實驗操作；P4思維品質——實驗觀察；P5思維監控——實驗處理)，T(T1深刻性；T2靈活性；T3獨創性；T4批判性；T5敏捷性)，L(L1水平 1 實驗儀器及操作的識別和描述；L2水平2化學實驗事實的加工與處理；L3水平3化學實驗原理的理解和運用；L4水平4化學實驗方案的設計和評價)，并以P1，P2為例進行解讀。

2．1．2 溫度系數

溫度系數（TC）是衡量帶隙基準電路的輸出基準電壓隨著溫度變化的一個性能指標，溫度系數的表達式如下[11]：

根據式（9）可以計算出溫度在-40～80°C范圍內，溫度系數為25.61ppm/°C，溫度系數的值越小，表明基準電壓與溫度的相關性越弱，溫度系數和VREF與T的關系是相互對應的。

2．1．3 VREF與supply power的仿真結果分析

線性度（LS）表征的是輸出基準電壓偏離輸出電壓平均值的程度，也可以理解成輸出基準電壓隨著電源電壓的改變，線性度的表達式如下[12]：

將電源電壓作為設計變量并對其進行掃描，仿真得到VREF隨電源電壓的關系，并利用公式計算線性度。

圖3表明電源電壓的范圍為0～2.2V，輸出基準電壓的穩定范圍為1.4～2.2V，在這一電壓范圍內輸出僅變化15.09×10-3mV，線性度為18.86ppm/V，輸出基準電壓不隨電源電壓變化。

圖3 TT工藝角下VREF與電源電壓的關系

圖4 TT工藝角下I與T的關系

2．1．4 I與T的仿真結果分析

圖4表明，電路系統的電流隨著溫度的增加而增大，在溫度變化范圍內，電路系統的電流改變量為30.32nA，室溫下電路系統（包含啟動電路）的電流為433.08nA，電流完全滿足設計要求。

2.2 交流特性

電源抑制比（PSRR）是衡量基準源電路對電源線上產生噪聲的抑制能力的性能參數[13-17]。采用交流仿真，對基準進行dB（20）輸出。

圖5 TT工藝角下的PSRR

圖5表明在頻率為1～100KHz內，電路系統具有較高的抑制噪聲的能力，在頻率為100Hz時，電源抑制比91.95dB，在PSRR為45dB時，頻率為46.98KHz，電路系統能夠在較高的頻率范圍內很好的抑制電源線上的噪聲。

2.3 瞬態特性

2．3．1 啟動波形分析

這部分采用瞬態仿真，用啟動波形模擬電源上電的情況，啟動波形如圖5所示。

圖6 TT工藝角下啟動波形

圖6表明，分段信號在0～250μs范圍內電源電壓為0，600μs上升到1.5V，仿真時間為5ms，分段信號可以較好的模擬電源上電的情況。

2．3．2 電源上電波形分析

圖7為電源上電波形，采用瞬態仿真，觀察電路系統的啟動速度。

圖7 TT工藝角下電源上電的輸出波形

圖7表明，電路系統的啟動時間為300μs，由于電路系統的啟動時間與電流是一對矛盾，本電路的電流非常小，相對的啟動時間要稍長一些，要在兩者之間折中。

2．3．3 不同工藝角性能參數對比

本文對電路系統進行TT、SS、FF三種工藝角仿真，對比不同工藝偏差下的仿真結果，表1是不同工藝角下性能參數的比較。

表1 不同工藝角下的典型參數總結

圖8 電路系統版圖

3 電路系統版圖

圖8為電路系統的版圖，在基準的核心部分為了匹配增加了虛擬晶體管，放大器部分采用二維共質心布局，大尺寸的MOS管采用叉指結構匹配，每個模塊都有獨立的保護環，電路系統的版圖通過了DRC和LVS驗證，整體電路的面積為0.0048mm2(93um×52um)，完全滿足設計要求。

4 電路系統后仿真

4.1 寄生參數的提取

點擊Verify-Argus-Run Argus Rce，在RCExplorer界面選擇正確的配置文件，如下：

圖9 寄生參數配置文件

點擊RunRCExplorer,完成后生成rce—extracted文件，用于后仿真。

4.2 電路系統后仿真

電路系統后仿真中主要環節是提取版圖中的寄生參數，包括寄生電容和寄生電阻，將提取的寄生參數用于后仿真，后仿真過程與前仿大致相同，最重要的環節就是寄生參數提取，如果這部分出現錯誤，后仿真是沒有意義的。表2給出了電路系統在TT工藝角下前仿與后仿的差別。表2表明，電路系統的前仿和后仿結果近似相同，版圖的匹配及布局是做的很成功的。

表2 TT工藝角下的前仿和后仿的結果比較

表3列出了本篇設計與不同帶隙基準源的比較。

表3 不同帶隙基準源的比較

5 結論

本文采用的是CSMC 0.18 um的標準CMOS工藝技術，仿真結果得到當溫度變化范圍為-40℃～80℃時，輸出基準電壓變化1.95mV，在-40℃～80℃的溫度范圍內溫度系數大約為25.61ppm/℃，輸入電源電壓電壓從1.4～2.2V變化時輸出電壓大約為633.8mV，線性度為18.86ppm/V。在頻率為100Hz時電源抑制比為91.95dB，PSRR為45dB時的頻率為46.98KHz。電路的總電流（包括啟動電路）約為433.08nA，在電源電壓為1.5V時，室溫下電路的功耗約為649.6nW。基準電壓源系統的啟動時間約為300μs。整個帶隙基準的芯片面積0.004836mm2。本芯片將于2016年2月完成流片。

[1]吳文蘭,邢立冬．帶隙基準源的現狀及其發展趨勢[J]．微計算機信息,2010,26(6):186～188．

[2]JongMilee．A29nWbandgapreferencecircuit．ISSCC,2015,5: 100～101．

[3]LucaMagnelli,FeliceCrupi,PasqualeCorsonello．A2．6nW0．45Vtemperature-compensatedsubthreshold CMO Svoltagere ference[J]．IEEE,2011,46(2):465～467．

[4]魏全,傅興華,王元發．工作于亞閾區的純MOS管基準電壓源的研究設計[J]．貴州大學學報,2012,29(6):72～73．

[5]楊盛波,唐寧覃,賢芳．一種工作在亞閾區超低功耗帶隙基準源的設計[J]．電子技術應用,2009,2:71～72．

[6]KenUeno．A300nW,15ppm/℃,20ppm/VCMOSVolta geReferenceCircuitConsistingofSubthresholdMOSFETs[J]．200 9,44(7):2047～2053．

[7]徐冠南,陳虹,張春等．一種極低功耗的CMOS帶隙基準源[J]．中國集成電路,2011,2:27～29．

[8]瞿美霞．CMOS帶隙基準源的研究與實現[D]．合肥:合肥工業大學,2007:1～2．

[9]李帥人．基于40nm工藝的CMOS帶隙基準源研究與設計[D],廣州:華南理工大學碩士,2012:9～10．

[10]王憶,何年樂．模擬集成電路設計與仿真．科學出版社[M],2008:265～316．

[11]張小瑩．低壓低功耗CMOS帶隙基準電壓源設計[D]．西安:西安電子科技大學碩士,2009:5～9．

[12]李仲秋．低壓CMOS帶隙電壓源．半導體技術[J]．2004, 29(4):61～62．

[13]張濤．低電壓高電源抑制比帶隙基準電路設計[D]．武漢:華中科技大學碩士,2008:13～14．

[14]牟飛燕．低溫度系數高電源抑制的基準源設計與應用[D]．成都:電子科技大學碩士,2010:15～19．

[15]劉鴻雁,來新泉．一款超低噪聲快速啟動的CMOS帶隙基準電路設計[J]．電子工程師,2006,32(2):5～6．

[16]吳金,劉桂芝,張麟．CMOS亞閾型帶隙電壓基準的分析與設計[J]．固體電子學研究與進展,2005,25(3):376～377．

[17]張春華,常昌遠．CMOS亞閾偏置恒流源的分析與設計[J]．2007,33(1):12～13．

This article uses CSMC 0.18μm standard CMOS process technology, a low power CMOS voltage reference was developed using 0.18μm CMOS process technology, The device consists of MOSFET circuit operated in the subthreshold region and used no resistors, the design of the circuit is composed of pure MOS transistors, does not include the transistors, using a strong-inversion of the MOS transistor instead of resistance, greatly reducing the chip area,working in sub-threshold region MOS transistors also makes the system power consumption is greatly reduced. At room temperature, the current overall circuit (including start-up circuit) is about 433.08nA, the power is 649.6nW, the layout area is 0.0048mm2, process have good compatibility with standard CMOS process.

bandgap reference; low power; subthreshold