基于SoCFPGA異步通信接口的實現

唐文龍　田茂　吳志強　馬應智　張雄

摘 要：針對Altera SoC FPGA平臺的Linux環境下ARM核與FPGA邏輯之間的數據交換問題，提出了一種簡單有效的異步接口實現方案。該方案在輕量級總線橋上掛載Avalon 三態控制器，并通過Linux應用程序讀寫控制器對應的地址，從而實現ARM核與FPGA邏輯間數據的異步交換。實驗結果表明，該方案能夠穩定、正確、快速地讀寫數據，可達到預期目標。

關鍵詞：SoC FPGA ；異步通信；三態控制器；Linux

中圖分類號：TN702 文獻標識碼：A 文章編號：2095-1302（2015）12-00-02

0 引 言

FPGA硬件資源和ARM處理器的片內緊密耦合是Altera SoC FPGA體系結構最顯著的優勢。Altera SoC FPGA使用高寬帶干線互聯，在 FPGA 架構中集成了基于 ARM 的硬核處理器系統 （HPS），該系統包括處理器、外設和存儲器接口。可同時實現硬核知識產權 （IP） 的性能和低功耗，以及可編程邏輯的靈活性[1]。ARM的AMBA NIC-301網絡互聯基礎架構提供了三種交換架構——L3主交換、L3主機外設交換、L3從機外設交換。在L3 主交換和FPGA之間則由FPGA-to-HPS總線橋 、HPS-to-FPGA總線橋、輕量級的HPS-to-FPGA總線橋連接，HPS-to-FPGA總線橋上可以掛載AXI接口邏輯或Avalon接口邏輯，實現處理器對FPGA中寄存器的訪問。

在實際應用中，許多功能簡單的FPGA邏輯與ARM之間的數據交換量不是很多，交換速度要求不高，這樣就可以通過在總線上掛載通用的異步接口來實現ARM對這類外設或邏輯的訪問。Altera 提供了一種Avalon Tri-State Conduit Components，該組件可以實現多種異步接口的時序如CFI Flash、SSRAM、8086接口外設等，可使開發者快速實現簡單有效的數據訪問。

1 硬件設計

1.1 異步接口的實現

本系統可在友晶科技的DE1-SOC開發板上實現，其系統架構如圖1所示。

從圖1可以看出，雙核 Cortex A9由經L3主交換通過輕量級的HPS-to-FPGA總線橋對Avalon三態電路組件訪問。Altera 提供的 Avalon 三態電路組件包括，通用三態控制器（Generic Tri-State Conduit Controller）、三態引腳共享器（Tri-State Conduit Pin Sharer）、三態橋（Tri-State Conduit）[2]。 通用三態控制器提供了自定義的數據位寬和時序功能，以提供不同的外設兼容。三態引腳共享器則可將多個態控制的地址、數據、讀寫信號共享到一個三態橋上，配合片選信號控制特定的外設，三態橋則實現了與外界的雙向數據通路接口。

本設計通過Quartus II 軟件中的Qsys工具向HPS的輕量級HPS-to-FPGA總線橋主端（h2f_lw_axi_master）添加了Avalon通用三態電路組件， 硬核系統的Qsys互聯如圖2所示。

圖2中ext_bus即為三態控制器，其包含片選信號、讀信號、寫信號、片選、讀信號、寫信號、16位地址線和16位數據線。

1.2 異步接口解析邏輯的實現

與上述異步接口對應，解析邏輯包括片選信號cs_n、讀使能oe_n、寫使能wr_n、16位的地址addr和16位雙向數據線data。當cs_n為低電平且是oe_n的下降沿時，總線根據給出的addr上的地址在相應的mem寄存器上讀取數據到data數據線上完成讀操作；當cs_n為低電平且是wr_n的上跳沿時，總線根據給出的addr上的地址將data數據線上的數據寫入對應的mem寄存器完成寫操作。mem寄存器讀寫的HDL代碼如下：

2 軟件設計

2.1 在設備樹中添加接口信息

為解決arm體系內核代碼中充斥著大量的板級垃圾代碼，Device Tree （設備樹）被引入到Linux 3.x內核中。Device Tree 是一種用以描述硬件的數據結構，由一系列的硬件節點和屬性構成，許多硬件細節可以直接透過它傳遞給內核[3]。在修改硬件后，一般要修改相應的設備樹描述文件與之對應以便內核能正確識別硬件。由于在上述過程中，三態控制被添加到輕量級的HPS-to-FPGA總線上，對應需要修改相關設備描述信息如下：

2.2 應用程序設計

Linux應用程序通過Linux內核的memory-mapped device 驅動訪問[4]，由ext_bus所在的物理地址進而實現對ext_bus所在的地址空間進行讀寫。首先，使用系統open函數打開/dev/mem設備，然后調用系統mmap函數映射HPS的L3外設區域的物理地址到一個虛擬地址，并根據輕量級HPS-to-FPGA總線相對于L3外設區域基地址的偏移量和ext_bus相對于輕量級HPS-to-FPGA總線的偏移量計算出ext_bus的虛擬地址。讀寫則直接操作對應的虛擬地址完成操作，異步總線的地址獲取代碼實現如下：

3 結 語

實驗表明，這種設計方法可以正確有效地完成對異步接口的讀寫操作。其設計思路非常簡單，只需要將控制器添加到總線上，在應用程序中操作相應的虛擬地址即可，是一種快速有效的ARM與FPGA數據交換的實現方式。

參考文獻

[1] Altera SoC：體系結構的重要性[EB/OL].http：//www.eefocus.com/fpga/325832 ， 2014

[2] Cooperation . Avalon Tri-State Conduit Components User Guide[R].2011.

[3] 宋寶華. Linux設備驅動開發詳解[M].北京：人民郵電出版社，2010.

[4] 梁庚，陳明，馬小陸.高質量嵌入式Linux C編程[M].北京：電子工業出版社，2015：282-285.