中波發射機DRM改造的延時系統設計

欒立峰（哈爾濱廣播器材有限責任公司，黑龍江　哈爾濱　150078）

中波發射機DRM改造的延時系統設計

欒立峰
（哈爾濱廣播器材有限責任公司，黑龍江哈爾濱150078）

中波發射機進行DRM改造時，包絡和相位的延時控制影響著發射信號的性能質量，本文對延時系統的改造提出了一種設計方案，介紹了調整延時的實現方式和獲取延時值的辦法。

自動延時系統；DRM播放卡；整樣本延時；分級延時

目前使用的模擬中波發射機為了兼顧功放的線性度和功放轉換效率，一般都將傳輸信號的包絡和相位分成兩個獨立的通道傳輸。發射機采用這種方式進行DRM改造時需要充分考慮到信號包絡和相位復合重建的延時，對包絡和相位的延時調整是模擬中波發射機進行數字化改造的關鍵。

編碼調制后的DRM包絡和相位信號由發射機的兩個路徑分別處理，其中一路包絡信號經過包絡提取、放大，另一路相位信號經過相位提取、頻率綜合器輸出RF及RF驅動放大，之后兩路信號在功放末級合成射頻信號輸出。經過兩路路徑分別處理過的相位和包絡存在著延時差，不能在功放末級很好的合成，最終導致DRM子載波信號間相互干擾。一般隨著延時的增加，子載波之間的相互干擾越來越大，發射機的信號質量也將更加惡劣。因此中波模擬發射機在進行DRM改造時，需要設計自動延時調整系統來處理包絡和相位之間的延時差，提高發射信號質量。

一、自動延時系統

自動延時系統基于工控機的DRM復用器和工控機PCI上的DRM播放卡實現，包括延時值獲取部分和延時調整兩部分構成，延時值的獲取由DRM復用器完成，發射機末端輸出的射頻RF信號耦合采樣后經射頻RF調諧電路處理后產生12 kHz的中頻信號，中頻信號由工控機聲卡以48kHz 采樣后進行同步處理（時間同步、頻率同步和幀同步），經IQ解調后得到IQ基帶碼流，根據延時的相關算法計算出得到的延時值。延時調整工作由PCI上的DRM播放卡實現，工控機程序通過PCI總線向DRM播放卡發出延時調整指令，同步輸出延時值，之后FPGA電路解析指令實現延時調整。

二、獲取延時值方法

DRM延時值的獲取先要采用簡單的算法，進行時間和頻率同步，形成接收信號環路基帶形式，快速從發送和接收的信號中找到相同DRM符號。接著進行延時粗調，工控機用聲卡以48 kHz速率對接收端信號采樣，采樣值的分辨率滿足不了要求的1μs，因此需要對相同符號進行重新取樣來增加獲取相同符號的取樣分辨率，使取樣分辨率提高至1μs，由相關算法確定延時粗調值，完成延時的初值估計。最后一步是延時追蹤，延時粗調后，采用二分法利用DRM信號的MER（調制誤差率）或邊帶能量實現跟蹤細調，最后實現發端輸出的DRM信號滿足標準要求，保證信噪比大于35dB。

現場實踐發射機自動調整延時后（默認此時延時為零），手動增加延時100μs，計算兩個通道的延時估值，算出兩個通道的相對延時與手動延時100μs之間的差值。使用二分法進行延時跟蹤細調，在延時估值t的基礎上左右偏移10μs、5μs、3μs、1μs直到邊帶能量或調制誤差率達到判別標準（大于35dB）。當延時接近100μs時邊帶能量值最小，調制誤差率最大。使用調制誤差率需要時間及頻率同步，進行OFDM解調，然后根據獲得的星座圖來計算延時，比較復雜。使用邊帶能量計算僅需要獲得DRM 的中頻信號就行，簡單便捷。

三、DRM播放卡

DRM播放卡的功能是將工控機程序發來的并行16位音頻數據流轉換成串行數據送至音頻接口芯片，數據流被轉換成標準AES3信號輸出。同時DRM播放卡還要負責對DRM信號的包絡通道和相位通道進行自動延時調整。

PCI接口電路將PCI總線轉化成本地總線，接口芯片是PCI9054。本地數據緩存采用大容量高速的16k×36同步CY7C436B3，工作頻率可達133MHz。DRM播放卡的控制中心由FPGA電路構成，它負責緩存的時序控制信號和功能設置、耦合接口芯片的總線信號控制和串行數據的轉換，同時還要完成延時系統的自動調整。

四、程序設計思想

FPGA控制延時調整，設計程序語言為VHDL，系統時鐘為24.576MHz。程序由5個模塊組成，PCI接口命令寄存器，分級延時調整、外部緩存配置、外部緩存接口和整樣本延時。主機軟件將延時值設置為分級延時與整樣本延時，提高了調整延時的時效和精確度。

整樣本延時調整是將兩路信號通道中的一路整數個樣本值丟棄，另一路保持不變，這樣保持不變的那一路通道的數據相當于比丟棄整數個樣本值通道的數據延遲發送。采樣速率為48kHz，則延時調整步長T1=1/48kHz≈21μs ，即整樣本延時只能以步進T1的整數倍調整，采用整樣本延時可以迅速的將延時值的誤差調整在一個T1時間內。分級延時負責調整整樣本延時調整后剩余的一個T1時間內的延時調整，一個樣本內的延時時間被平分成512 級，則調整步進為T2=21/512/24.576≈41ns。分級延時調整實施時，位于FPGA內部的串行輸出的數據和時鐘信號同時轉移至移位寄存器，移位寄存器輸出0～511級，主機指令決定選擇哪一級來完成延時調整。

結語

我國目前擁有大量的模擬中波發射機，進行DRM數字化改造是發展的必然趨勢，自動延時調整系統是DRM系統的關鍵技術。本文介紹的延時調整方案經過實踐測試，針對可以利用波包消除重建結構的發射機系統能夠有效地實現自動延時功能，滿足DRM系統要求，對推進我國的DRM廣播發展具有一定的參考借鑒。

[1]孫昌龍.DX中波發射機DRM改造分析[J].科技與企業，2014 （15）：142-142.

TN93

A