PDCP中EEA/EIA在FPGA上的實現

吳彥北，朱宇霞，陳印峰

（1．武漢郵電科學研究院 湖北 武漢430074；2.北方烽火科技有限公司 北京 100085）

PDCP中EEA/EIA在FPGA上的實現

吳彥北1,2，朱宇霞1,2，陳印峰2

（1．武漢郵電科學研究院 湖北 武漢430074；2.北方烽火科技有限公司 北京 100085）

隨著LTE系統的發展，PDCP層需要處理的數據流量越來越大，其中EEA/EIA功能在CPU上通過軟件的方式已經無法滿足系統對吞吐量的需求。在分析了128-EEA3/128-EIA3[1]算法以后，提出了一種基于PFGA的PDCP加速處理實現方案，在經過編碼、仿真、驗證以后，實際處理性能有很大提升，并準備實際運用于4G基站設備中。

PDCP；FPGA；EEA；EIA

LTE是一種基于分組低時延無線交換網絡，PDCP層位于LTE空中接口協議棧RLC層之上子層用于對用戶平面和控制平面數據提供頭壓縮、加密與完整性保護(EEA/EIA)[2]等操作。在LTE-A中引入傳輸模式9，對PDCP處理能力提出了更高要求，但是通過軟件的實現方式在算法優化到極限時仍不能滿足系統要求，通過硬件加速是通常采取的方法。

基于FPGA（可編程門陣列）的硬件開發具有周期短、成本低和能根據系統需求的變化可以靈活的更改硬件電路的特點[3]，所以這里采用FPGA用來加速PDCP中EEA/EIA處理。

1 系統功能及實現

1.1 EEA(加密/解密)功能簡介

PDCP子層中EEA/EIA兩者處理流程有很大的相似之處，所以這里以加密處理在FPGA上的實現為主，完整性分析的處理可以類比得到。

PDCP加密功能只針對PDCP數據PDU（控制平面數據PDU和用戶平面數據PDU），實體所使用的具體算法和參數都由高層配置。

這里設計中EEA選擇的加密算法為128-EEA3，該算法由中科院數據與通信保護研究教育中心設計，其核心為ZUC算法。ZUC算法作為一種流式加密算法，根據系統輸入的參數生成128 bit初始化key和128 bit初始化iv，然后進入工作狀態，最后在密匙流輸出階段每次運算輸出32bit密匙，用于加密/解密消息。

1.2 ZUC算法簡介

核心ZUC算法在邏輯上分為3層：線性反饋移位寄存器(LFSR)、比特重組（BR）和非線性函數F。ZUC算法執行時分為初始化狀態、工作狀態和密匙流輸出狀態[4]，其中層一和層三在不同模工作模式下，計算流程上存在區別。

1)初始化狀態

在輸入初始化序列K、IV以后，將r1、r2置0，然后執行下面操作32次：

①Bitreorganization(); //比特重組

②W=F(X0,X1,X2); //非線性F函數

③LFSRWithInitialisationMode(w>>1).//線性反饋移位工作單元

2)工作階段

僅執行下面的操作一次，不產生W，也不產生Z：

①Bitreorganization();

②F(X0,X1,X2);

③LFSRWithWorkMode().

3)密匙流輸出階段

每次執行下面的迭代運算，然后輸出32 bit的Z

①Bitreorganization();

②Z=F(X0,X1,X2)⊕X3;

③LFSRWithWorkMode().

2 ZUC算法的FPGA實現

ZUC加密算法中核心功能在于線性移位單元 （LFSR）中s16狀態的計算塊以及非線性函數F中S盒運算，而比特重組的功能僅是從線性移位單元中提取s0、s2、s5、s7、s9、s11、s14、s15若干比特組成4個32bit的數X0、X1、X2、X3用于非線性函數F和密匙流的計算。在設計中，將層一和層二合并，扁平化設計。

2.1 線性移位單元

ZUC算法第一層線性反饋移位單元（LFSR）中，核心功能是計算。線性移位單元工作在初始化模式和非初始化模式時，關鍵區別在與的計算方式不同：

比較公式（1）與公式（3），可以發現：線性移位反饋單元（LFSR）在初始狀態計算s16時，需要加上u,工作狀態則不需要加上u。因此，在工作狀態時，將公式（1）中的u置為0，即可計算工作狀態時的s16。

[1]中說明：a+b mod GF（231-1），計算規則如下

1)計算v=a+b;

2)如果進位位為1，則令v=v+1。

這里將公式(1)與公式(2)合并簡化，有：

同時調用Xilinx加法IP core生成一個38bit無符號的累加器，通過 6次加法運算，得到 215s15、217s13、221s10、28s0、u的和sum,然后將sum與sum的高6 bit再次相加，取低位的31 bit執行公式（4），再做判斷即可得到s16。根據這種方式，避免了每次執行加法后要判斷最高位的進為位是否為1。同時，若按照參考文獻[1]中提供運算方式，則需要進行5次進位判斷運算和12次加法運算，這里僅用7次加法運算即可完成。

2.2 非線性函數F

在完成線性移位操作以后，ZUC算法設計了基于查表方式的非線性函數F，用于破壞數據之間的線性關系，增強加密算法的破解難度，其具體計算步驟如下：

其中L1、L2同為一個32bit到32bit的線性運算：

L1(X)=X⊕(X＜＜2)⊕(X＜＜10)⊕(X＜＜18)⊕(X＜＜24)

L2(X)=X⊕(X＜＜8)⊕(X＜＜14)⊕(X＜＜22)⊕(X＜＜30)

F函數中通過S盒操作破壞比特之間的線性關系。32*32的S盒運算由4個并列的8乘8的S盒組成：S=(S0,S1,S2, S3),其中S0=S2,S1=S3。在FPGA處理能力已經滿足系統要求還有余量時，從資源優化的角度考慮設計，定義2個深度256，寬度為8bit的雙端口ROM，通過時分復用的方式在2個時鐘周期內完成R1、R2查找，節約了片上資源[5]。

3 結果分析

在對算法系統功能明確劃分以后，按照模塊化開發的方法，開始對每個模塊進行詳細設計。在Modelsim 10.0c下仿真，輸入參考文獻[6]中的Test set4，在經過初始化狀態、工作狀態，最后在密匙流輸出狀態觀察加密處理器的輸出結果如圖1所示，其中pid_k_din、pid_iv_din為輸入的初始密匙，pod_key_dout為輸出的密匙，pod_key_ready高指示密匙輸出有效:

圖1 加密算法工作模式仿真圖Fig.1 The simulation of encryption algorithm in working mode

當FPGA系統時鐘為312.50 MHz時，在輸入初始化參數以后，ZUC加密算法經過99個時鐘周期完成初始化，在工作模式下每3個時鐘周期輸出一個32 bit秘鑰，此時系統吞吐量為：156.25*32*0.5=2.5 G/s。與中科院數據與通信保護研究教育中心提供的參考數據[6]作對比，對比結果如表1所示。

The EEA/EIA in PDCP im p lement on FPGA

WU Yan-bei1,2，ZHU Yu-xia1,2，CHEN Yin-feng2
（1.Wuhan Research Institute of Post and Telecommunication，Wuhan 430074，China; 2.Beijing Northern FiberHome Technologies Co.,Ltd,Beijing 100085,China）

With the development of LTE,the throughput of PDCP is increasing more and more,especially the EEA/EIA can't finish by software on CPU in time.After analyzing the 128-EEA3/128-EIA3[1]method，this paper put out a way to accelerate the processing of PDCP based on FPGA,after coding、modeling and testing which will be used in the 4G base station.

PDCP；FPGA；EEA；EIA

TN929.5

A

1674－6236（2015）07-0096-02

2014-07-27 稿件編號：201407210

吳彥北(1989—)，男，湖北武漢人，碩士。研究方向：信號與信息處理及可編程片上系統(SOPC)。