北斗導(dǎo)航接收機(jī)的硬件設(shè)計與實現(xiàn)*

薛 濤 趙 偉 李榮冰 劉建業(yè) 尚斌斌

南京航空航天大學(xué)導(dǎo)航研究中心，南京210016

北斗衛(wèi)星導(dǎo)航系統(tǒng)無論在軍事戰(zhàn)略還是日常生活中都具有重大意義，但在北斗ICD 文件未公布之前北斗終端的研制局限于取得授權(quán)的少數(shù)國內(nèi)用戶，這使得北斗導(dǎo)航接收機(jī)民用服務(wù)系統(tǒng)前期建設(shè)速度緩慢，進(jìn)入市場較遲［1－2］。

隨著北斗ICD 文件公布，北斗相關(guān)技術(shù)不斷發(fā)展與進(jìn)步，成本逐漸降低，依靠強(qiáng)大的國內(nèi)市場需求及政府部門的支持，北斗導(dǎo)航系統(tǒng)的客戶終端將向通用化、開放化、高速和網(wǎng)絡(luò)化方向發(fā)展，北斗民用應(yīng)用開發(fā)將迎熱潮［3］。

在此背景下，通過對北斗導(dǎo)航系統(tǒng)定位過程的分析，研究設(shè)計了一種以射頻模塊、FPGA 和DSP 為構(gòu)架的民用北斗導(dǎo)航接收機(jī)方案。將主控芯片集成在一起，降低了設(shè)計和調(diào)試難度，提高了系統(tǒng)的實時性能。充分分析了射頻模塊對天線信號處理的精準(zhǔn)性，F(xiàn)PGA 豐富的IO 資源和DSP 快速運(yùn)算的優(yōu)勢，完成北斗導(dǎo)航接收機(jī)的硬件系統(tǒng)設(shè)計，并對接收機(jī)進(jìn)行靜態(tài)及動態(tài)測試，最終達(dá)到民用接收機(jī)的預(yù)期性能指標(biāo)［4］。

1 北斗導(dǎo)航接收機(jī)硬件總體方案設(shè)計

為了實現(xiàn)定位、定速和定時的要求，接收機(jī)首先需要對衛(wèi)星信號進(jìn)行下變頻及采樣，使北斗信號變?yōu)檎{(diào)制在中頻載波之上的數(shù)字信號，方便后級處理北斗信號。同GPS 接收機(jī)類似，北斗接收機(jī)需要對北斗信號進(jìn)行捕獲跟蹤，準(zhǔn)確的剝離載波，解調(diào)出偽碼、導(dǎo)航電文等信息，進(jìn)而解算出用戶的位置、時間和速度等信息，并輸出到上位機(jī)。整個過程需要在很短的時間內(nèi)完成，以保證接收機(jī)的實時性。根據(jù)以上分析，北斗導(dǎo)航接收機(jī)的總體設(shè)計方案如圖1 所示。

圖1 北斗接收機(jī)的總體設(shè)計方案圖

2 接收機(jī)硬件設(shè)計

根據(jù)接收機(jī)處理北斗信號的工作流程，該接收機(jī)主要分為3個部分:射頻前端、基帶信號處理模塊和定位解算模塊。要實現(xiàn)接收機(jī)的精準(zhǔn)定位功能，必須確定各個模塊的核心器件的型號及類型，以及充分利用這3個模塊的各種資源［5］。

2.1 核心芯片的選擇

北斗B1 信號的測距碼以2.046Mcps 的碼速率調(diào)制在1561.098MHz 的載波信號上，到達(dá)天線的衛(wèi)星信號功率最低為－163dBW，深埋于熱噪聲電平之下，因此射頻前端需采用二級或多級下變頻，輸出的中頻信號的質(zhì)量將直接影響到接收機(jī)的定位精度［6］。除接收北斗衛(wèi)星信號外，射頻電路還需要對噪聲信號進(jìn)行抑制［7］。對于射頻前端的研制，市場上有專用的射頻板及射頻芯片，射頻板雖然價格低廉，但由于與基帶處理部分距離較遠(yuǎn)，造成的噪聲干擾相對較大，實時性低。射頻芯片可直接焊接在基帶板中，雖價格稍貴，但實時性等性能較射頻板有很大提升。為進(jìn)一步提高接收機(jī)的性能，選用中電某所生產(chǎn)的射頻芯片SFM。該芯片將低噪聲放大器、下變頻器及帶通濾波器等模塊集成在一起，并用屏蔽罩與外界隔離，它的面積只有20 mm × 20mm，滿足了小體積和抗干擾能力強(qiáng)的要求。

基帶信號處理模塊需要產(chǎn)生本地載波和本地復(fù)制碼，與數(shù)字中頻信號進(jìn)行載波和碼相關(guān)，需要多個信號通道，有較快的數(shù)據(jù)處理速度、豐富的I/O 資源以及適當(dāng)數(shù)量的PLL 模塊。經(jīng)上述分析，本設(shè)計選用Alter 公司的Cyclone II 系列的FPGA 為基帶信號處理部分的主控芯片。該芯片配置的IO 口數(shù)量可達(dá)到四百多，內(nèi)部集成4個PLL 模塊，核心頻率可以達(dá)到幾百兆，完全滿足各通信接口的時鐘要求;該芯片的內(nèi)部程序可以并行運(yùn)行，保證了數(shù)據(jù)的實時通信，提高了系統(tǒng)的工作效率［8］。

由于接收機(jī)要求實時性比較高，這就要求定位解算模塊能夠在較短的時間內(nèi)處理大量的數(shù)據(jù)，可靠性高，主頻時鐘范圍比較大。因此本系統(tǒng)選用TI公司的32 位高速浮點(diǎn)型DSP TMS320C6713B 作為北斗接收機(jī)的定位解算部分的主控芯片。它采用了VLIW 的體系結(jié)構(gòu)及流水線技術(shù)，具有兩級cache 緩存結(jié)構(gòu)，自身運(yùn)算速度快，精度高，其最高主頻可達(dá)300MHz，內(nèi)部有PLL 模塊，提供的32 位EMIF 總線可與FLASH，SDRAM 等外部儲存器實現(xiàn)無縫連接，同時其自身也帶有多個外部中斷引腳，方便外部中斷的使用。

2.2 射頻前端設(shè)計

SFM 可接收有源天線或無源天線信號輸入，內(nèi)部集成由低噪聲放大器(LNA)、射頻混頻器(RT Mixer)、中頻可變增益放大器(IF VGA)、中頻混頻器(IF Mixer)、中頻濾波器(IF Filter)、自動增益控制電路(AGC)和2個獨(dú)立的頻率合成器((PLL)等功能單元。可輸出能驅(qū)動50Ω 負(fù)載的模擬46M 中頻信號和供基帶部分使用的62MHz 低相噪時鐘信號。SFM 功能框圖如圖2 所示。

圖2 SFM 功能框圖

模擬46M 中頻信號需要通過AD 轉(zhuǎn)換為數(shù)字信號后，再傳向接收機(jī)基帶部分。模擬中頻信號輸入帶寬為4M，這要求AD 不僅要有高速的采樣率，還應(yīng)具有足夠大的帶寬。根據(jù)以上性能指標(biāo)，選用了Analog Devices 公司的AD9288 作為采樣芯片，它是一種高速，低功耗，雙通道8 位轉(zhuǎn)換精度、最高采樣率為100M 的A/D 轉(zhuǎn)換器。雙通道可采用采樣時鐘相位相差180°采樣，可實現(xiàn)對一組數(shù)據(jù)的2 倍采樣，在采樣率方面可以滿足接收機(jī)的需求。

2.3 基帶信號處理模塊設(shè)計

接收機(jī)能否產(chǎn)生精確、同步的時鐘信號是其能否精確定位的關(guān)鍵。普通的晶振容易受溫度等環(huán)境狀況影響，因而系統(tǒng)采用了溫補(bǔ)晶振為接收機(jī)提供時間基準(zhǔn)，它可以修正由溫度變化引起的諧振頻率的變化。FPGA 輸入時鐘有2個:1)射頻前端傳過來的62M 低相噪時鐘信號;2)來自10M 溫補(bǔ)晶振，并且FPGA 內(nèi)部集成鎖相環(huán)，可以將外部時鐘倍頻及分頻，核心頻率可以達(dá)到幾百兆，可滿足AD 采樣及各種通信接口對時鐘的要求。

本文采用信號通道的形式去處理不同可見衛(wèi)星的信號，所以必需根據(jù)接收機(jī)所允許配置的硬件資源實行資源分配策略。充分考慮到FPGA 豐富的硬件資源，每一個通道可以獨(dú)立占用一條硬件通道，而不同的硬件通道可同時高速運(yùn)行，這樣極大的提升了基帶的處理速度及實時性［9－10］。

基帶信號處理模塊硬件電路主要包括系統(tǒng)主時鐘電路、RTC 電路和AD 采樣數(shù)據(jù)存儲電路設(shè)計等，其硬件結(jié)構(gòu)框圖如圖3 所示。

2.4 定位解算模塊設(shè)計

圖3 基帶信號處理模塊硬件結(jié)構(gòu)框圖

由于數(shù)據(jù)量較大，以及DSP 自身啟動需要外部存儲器的配合，因此，DSP 可通過其外部存儲器接口(EMIF)與外存儲器進(jìn)行無縫連接。DSP 的CE1 空間外接FLASH，主要用于存儲DSP 運(yùn)行代碼和大量用戶非易失性數(shù)據(jù)。DSP 的CE0 空間外接SDRAM，主要用于擴(kuò)展DSP 外部存儲器資源，同時FPGA 也與EMIF 總線相連，配置在DSP 的CE2 空間，方便與DSP 之間進(jìn)行通信。這樣就保證了數(shù)據(jù)實時高速傳輸給DSP 進(jìn)行解算。與上位機(jī)的通訊主要是通過DSP 片上的2個MCBSP(多通道緩沖串行接口)擴(kuò)展配置而成的RS232 串口進(jìn)行的。

定位解算模塊硬件電路主要包括DSP 復(fù)位、串口輸出和數(shù)據(jù)存儲電路等。其硬件結(jié)構(gòu)框圖如圖4 所示。

圖4 定位解算模塊硬件結(jié)構(gòu)框圖

3 接收機(jī)底層硬件驅(qū)動設(shè)計

接收機(jī)底層硬件驅(qū)動設(shè)計主要包含以下3個方面:1)二級引導(dǎo)程序設(shè)計;2)FLASH 燒寫程序設(shè)計;3)DSP 的驅(qū)動程序設(shè)計。

為了獲得較高的運(yùn)行速度，通常要把低速FLASH 中的代碼傳送到高速RAM 中執(zhí)行，但大部分應(yīng)用程序都要超出1KB，顯然上述的FLASH 引導(dǎo)過程不能滿足全部程序傳輸?shù)男枰@就需要編寫一段“二級引導(dǎo)程序”來完成剩下的傳輸工作，并通過與FLASH 燒寫程序的配合，實現(xiàn)程序的快速燒寫與運(yùn)行［11］。

北斗接收機(jī)快速燒寫及運(yùn)行程序流程如圖5 所示。

圖5 北斗接收機(jī)快速燒寫及運(yùn)行程序流程圖

此外，還要編寫DSP 驅(qū)動程序，實現(xiàn)DSP 與FPGA 的實時通信，并將解算的臨時數(shù)據(jù)存到SDRAM里，并利用EDMA 的方式，快速將解算得到的數(shù)據(jù)輸出到上位機(jī)。利用TI 官方提供的例程可快速完成驅(qū)動程序的開發(fā)。

4 測試結(jié)果

為驗證本系統(tǒng)的可行性以及軟硬件設(shè)計的正確性，將系統(tǒng)各部分調(diào)試完成后，采用北斗B1 信號，與接收機(jī)軟件配合進(jìn)行靜態(tài)性能測試、低動態(tài)性能測試(Vx=2m/s，Vy =2m/s，Vz =0 m/s)、高動態(tài)性能測試(Vx =100m/s，Vy =100m/s，Vz =0 m/s)，實驗結(jié)果如下。

圖6 X 軸方向速度靜態(tài)測試圖

圖7 Y 軸方向速度靜態(tài)測試圖

圖8 Z 軸方向速度靜態(tài)測試圖

表1 靜態(tài)性能測試數(shù)據(jù)均值及方差

表2 低動態(tài)性能測試數(shù)據(jù)均值及方差

表3 高動態(tài)性能測試數(shù)據(jù)均值及方差

實驗結(jié)果表明，所研制的北斗接收機(jī)可以完成對北斗衛(wèi)星信號的采集、轉(zhuǎn)換及定位解算，將位置和速度輸出。在靜態(tài)、低動態(tài)及高動態(tài)情況下，接收機(jī)可實現(xiàn)定位定速，能滿足實時性高等預(yù)期的性能指標(biāo)要求。

5 結(jié)論

提出了一種北斗導(dǎo)航接收機(jī)的設(shè)計方案，并由此完成了北斗接收機(jī)硬件及底層硬件驅(qū)動程序的設(shè)計和實現(xiàn)工作。經(jīng)多次測試，該接收機(jī)設(shè)計正確無誤，與接收機(jī)軟件配合，能為用戶提供準(zhǔn)確的位置和速度等參數(shù)輸出，能達(dá)到預(yù)期的性能指標(biāo)。本文設(shè)計的北斗導(dǎo)航接收機(jī)在交通工具導(dǎo)航系統(tǒng)、地球信息系統(tǒng)(GISS)等方面均具有良好的發(fā)展前景。

［1］葛榜軍，贠敏.發(fā)展北斗導(dǎo)航產(chǎn)業(yè)的思考［J］.衛(wèi)星應(yīng)用，2014(6):29-30.(GE Bangjun，YUN Min. Thoughts on the Development of Beidou navigation industry［J］.Satellite Application，2014(6):29-30.)

［2］李樹洲，王黨衛(wèi).衛(wèi)星導(dǎo)航接收機(jī)技術(shù)發(fā)展趨勢分析［J］. 現(xiàn) 代 導(dǎo) 航，2014，37 (5):1-5. (LI Shuzhou，WANG Dangwei. Analysis of the Development Trend of Technology of Satellite Navigation Reciver［J］. Modern Navigation，2014，37(5):1-5.)

［3］陳洪卿.北斗系統(tǒng)與中國PNT 應(yīng)用平臺［J］.電子測量與儀器學(xué)報，2010，24(12):1075-1078. (CHEN Hongqing. Beidou System and PNT Application Platform of China ［J］. Journal of Electronic Measurement and Instrument，2010，24(12):1075-1078.)

［4］彭宇.基于DSP 和FPGA 的通用數(shù)字信號處理系統(tǒng)設(shè)計［J］. 國外電子測量技術(shù)，2013，32(1):17-20.(PENG Yu. Design of General Digital Signal Processing System Based on DSP and FPGA［J］. Foreign Electronic Measurement Technology，2013，32(1):17-20.)

［5］戴陳靚，趙偉，劉建業(yè). 導(dǎo)航計算機(jī)測試系統(tǒng)的研究與實現(xiàn)［J］. 電子測量技術(shù)，2014，37(5):42-45.(DAI Chenliang，ZHAO Wei，LIU Jianye.Research and Implementation of Navigation Computer Test System［J］. Electronic Measurement Technology，2014，37(5):42-45.)

［6］鄧艾，葛利嘉，徐自玲，等.一種用于軟件無線電的接收機(jī)射頻前端電路設(shè)計與實現(xiàn)［J］. 現(xiàn)代電子技術(shù)，2010，15:38-40. (DENG Ai，GE Lijia，XU Ziling，et al. A Method for the Design and Implementation of the RF Front-end Circuit of the Software Radio Receiver［J］. Modern Electronic Technology，2010，15:38-40.)

［7］周超，呂健，鄧浩. 嵌入式系統(tǒng)電磁兼容設(shè)計研究［J］.軟件導(dǎo)刊，2011，10(1):21-23.(ZHOU Chao，LV Jian，DENG Hao. Research and Design on the Electromagnetic Compatibility of Embedded System［J］. Software Guide，2011，10(1):21-23.)

［8］劉競超，鄧中亮.基于ARM +FPGA 北斗接收機(jī)設(shè)計［J］. 軟 件，2012，33(12):38-40. (LIU Jingchao，DENG Zhongliang. Beidou Receiver Design Based on ARM+FPGA［J］. Software，2012，33(12):38-40.)

［9］李榮冰. 大氣輔助的SINS_GPS 組合導(dǎo)航系統(tǒng)研究［J］. 儀器儀表學(xué)報，2012，33(9):1962-1964. (LI Rongbing. Research on SINS/GPS integrated navigation system with air data system［J］. Chinese Journal of Scientific Instrument，2012，33(9):1962-1964.)

［10］袁俊剛，范勝林，劉建業(yè).INS 輔助的GPS 接收機(jī)快速捕獲技術(shù)研究［J］. 彈箭與指導(dǎo)學(xué)報，2011，31(1):49-51. (YUAN Jungang，F(xiàn)AN Shenglin，LIU Jianye.The Research on GPS Signal Fast Acquisition Technique Aided by INS ［J］. Journal of Projectiles，Rockets，Missiles and Guidance，2011，31(1):49-51.)

［11］毛文安，張海峰. 基于TMS320 DM642 的Flash 頭文件燒寫法的DSP 二級BootLoader 開發(fā)［J］. 機(jī)電工程，2014，31(3):400-403. (MAO Wenan，ZHANG Haifeng. DSP second-level Bootloader developing based on Flash header file burning of TMS320DM642 ［J］.Journal of Mechanical＆Electrical Engineering，2014，31(3):400-403.)