基于OV9712的串行器解串器視頻編碼方案

張寶龍，李 丹，王靖云，郭海成

（1.天津科技大學電子信息與自動化學院，天津300222；

2.香港科技大學顯示技術研究中心，香港九龍）

基于OV9712的串行器解串器視頻編碼方案

張寶龍1，李 丹1，王靖云1，郭海成2

（1.天津科技大學電子信息與自動化學院，天津300222；

2.香港科技大學顯示技術研究中心，香港九龍）

以OV9712作為圖像傳感器，進行高清行車記錄儀攝像模組設計.為了提高攝像模組中的高清數字信號傳輸速率，進而提升輸出圖像的清晰度，本文還采用了美國TI公司生產的集成芯片組DS90UB913Q及DS90UB914Q作為串行器和解串器，對高清數字信號進行LVDS差分信號編碼及解碼，最終實現了通過LVDS對差分信號數據進行全雙工高速通信的功能.實驗表明，該芯片組的應用，大幅提高了遠距離高清圖像數據傳輸的質量，使車載行車記錄儀圖像更為清晰.

OV9712；DS90UB913Q/DS90UB914Q；FPD-Link III；全雙工通信

1　引 言

隨著汽車電子設計技術的不斷更新與提升，各種百萬像素照相機的行車記錄儀設計方案層出不窮.傳統的行車記錄儀多采用MCU直接配置CMOS圖像傳感器，占用了大量的MCU資源，限制了高性能行車記錄儀的實現，而且數據并行傳輸輸出的圖像也不清晰［1-2］.

市面上銷售的行車記錄儀大部分基于MCU直接配置CMOS方案設計，因此普遍存在受限于傳輸速率而造成的圖像清晰度不足、色彩辨識力不理想等缺點.與這些行車記錄儀相比較，美國TI公司提出一種串行器解串器DS90UB913Q/ 914Q:OV9712 3×106pixel照相機FPD-Link III接口設計，該設計中傳感器選用Ominivision的OV9712.實現高速接口以及用于差分對LVDS信號數據的串行傳輸.本設計基于圖像傳感器OV9712和DS90UB913Q/914Q芯片組，實現了高速率的數據傳輸，像素時鐘穩定，圖像清晰穩定.有利于行車記錄儀實現高清晰度、高色彩質量和穩定的行車圖像記錄.

2　DS90UB913Q/914Q系統架構及特點

系統分為兩部分（如圖1）:第1部分包括傳感器與串行器DS90UB913Q，第2部分包括解串器DS90UB914Q與控制它的MCU.這兩部分之間通過FPD-Link III接口相連.

系統的工作原理:首先OV9712輸出RGB的數據與串行器DS90UB913Q相連，串行器把并行的數據轉化為一對LVDS差分對信號作為數據的發送端［2］，然后通過雙絞線或者屏蔽線傳送數據進而被解串器DS90UB914Q接收端接收，然后解串器輸出10/12位并行數據和同步信號與PCLK，通過MCU控制這些信號.

圖1　系統總體結構圖Fig.1　Overall structure of the system

通過串行差分信號視頻的連接，用雙向控制總線（I2C），傳輸全雙工高速視頻數據（10/12位的并行數據，兩個SYNC位和PCLK）.所以需要單片機產生I2C來配置DS90UB914Q的寄存器繼而配置串行器DS90UB913Q的寄存器與CMOS的寄存器來進行軟件的調試［3-4］.

本方案選用飛思卡爾公司的單片機MC9S08DZ60來產生I2C信號對解串器進行寄存器的讀寫從而對系統進行調試.通過串行器DS90UB913Q來編程傳感器.

本系統的特色:

（1）DS90UB913Q提供FPD-Link III接口用于差分對上數據發送的雙向控制通路，具備連續低延遲、可穩定工作在高達100 MHz的頻率下以及驅動線路長等優點，十分適用于汽車相關視頻系統，尤其是汽車前端相機的數據處理.

（2）嵌入式時鐘技術使用單一差分對信息披露的全雙工通信，雙向控制信道I2C實現信息的雙向傳輸.通過解決并行數據和串行時鐘路徑之間的偏差問題，大大降低了系統成本，減少數據路徑，從而降低了PCB層的寬度和電纜連接器的尺寸.此外，解串器輸入補償提供長距離傳輸所造成的損失，進行自適應均衡.實現編碼和解碼的直流內部平衡，支持交流耦合互連.串行器可用一個32引腳LLP封裝，在設備的解決方案中解串器采用48引腳LLP封裝.

本系統的關鍵技術指標:

PCLK時鐘支持10～100 MHz的頻率范圍，具備互連的單差分對兒，10位數據時像素時鐘頻率可以達到100 MHz，12位數據時像素時鐘頻率可以達到75 MHz，連續的低延遲雙向接口通道I2C，其頻率可達400 KHz.支持2∶1多路復用器，系統時鐘具有直流編碼平衡，支持交流互連耦合，最長可以在25 m的屏蔽雙絞線上通訊，具有4個專用的通用輸入（GPI）/輸出（GPO），LOCK輸出報告和高速BIST診斷功能來對結構的完整性進行驗證，終端電阻是集成的，1.8 V單電源供電，工作溫度范圍-40℃～+105℃.（5 mm×5 mm）小型串行器，接收端沒有參考時鐘，自適應接收均衡，EMC下降，DES接收交錯輸出［5-6］.

3　系統的總體設計

3.1OV9712與DS90UB913Q的設計

3.1.1電源模塊

系統的總電源為5 V，通過LMR14203電源芯片先進行濾波處理轉化為4 V，然后通過TI公司的TLV70015、TLV70033、TLV70018轉化為1.5 V，3.3 V，1.8 V分別給OV9712以及DS90UB913Q供電.如圖2所示.

圖2　串行器與傳感器電源結構圖Fig.2　Power structure of serializer and sensor

3.1.2時鐘模塊

如圖3所示，本系統首先通過一個有源晶振SIT9201產生外部時鐘連接至串行器DS90UB913Q的GPIO3引腳作為時鐘輸入，然后GPIO2引腳作為時鐘的輸出連接至傳感器OV9712的輸入時鐘XCLK，繼而輸出時鐘信號PCLK與串行器的PCLK相連作為發送數據的時鐘，在傳感器輸出10位并行數據的模式下，PCLK的時鐘頻率理論上是外部輸入時鐘頻率的一半.

3.1.3DS90UB913Q各個引腳功能的設計

DS90UB913Q的MODE引腳在設計時需要注意要連接一個下拉電阻，在本系統中由于采用的是外部晶振，所以根據串行器的datasheet［7］下拉電阻阻值為4.7Ω.

DS90UB913Q的SCL與SDA引腳設計時需要加上上拉電阻，如圖4所示.

DS90UB913Q的ID［x］引腳需要加上1個10 kΩ的上拉電阻與1個0 kΩ的下拉電阻，如圖5所示.

綜上所述，傳感器OV9712與串行器DS90UB913Q部分的設計基本就是這樣，其他部分比如模擬地與數字地之間通過0歐電阻或者磁珠連接就行了.

圖3　串行器與傳感器的時鐘模塊Fig.3　Clock module of serializer and the sensor

圖4　DS90UB913Q MODE電阻以及I2C上拉電阻配置Fig.4　DS90UB913Q mode resistor and I2C pull up resistors configuration

3.2DS90UB914Q與MCU部分的設計

3.2.1電源模塊

由于本系統選用的單片機MC9S08DZ60是3.3 V供電的，而且需要一定的驅動電流，所以5 V電源通過KIA78D33轉化為3.3 V給單片機供電，3.3 V通過TLV70018轉化為1.8 V給DS90UB014供電，如圖6所示.

3.2.2MC9S08DZ60的設計

因為系統通過I2C總線控制數據的傳送，所以需要一個單片機來產生I2C信號，MC9S08DZ60是飛思卡爾公司生產的，8位HCS08中央處理器；40 MHz HCS08 CPU（20 MHz總線）；HC08指令集，支持32個中斷源；Flash存儲器60KB；EEPROM在線可編程內存2K；4KB的RAM；支持兩種低功耗停止模式；53個通用輸入/輸出（I/O）管腳和1個專用輸入管腳；24個中斷管腳，每個管腳帶觸發極性選擇.

圖5　DS90UB913Q RID電阻配置Fig.5　RID resistor configuration of DS90UB913Q

圖6　解串器與MCU電源模塊Fig.6　Supply module of deserializer and MCU

本系統會用到MC9S08DZ60的兩個外圍設備:I2C與CAN.

其中I2C負責控制系統數據的傳遞，對DS90UB914Q進行讀寫，從而對串行器DS90UB913Q以及OV9712的寄存器進行讀寫與訪問.

CAN總線模塊是為后期做準備，與其他的汽車片上系統進行控制器局域網通信.

此單片機是通過一個6腳的仿真器與計算機相連來進行調試的，BKGD/MS引腳在進行復位的過程中具有模式選擇功能.

如果有一個調試系統連接到6腳標準仿真器上，它將在復位的上升沿將BKGD保持在0位，從而使MC9S08DZ60進入調試模式.

BKGD/MS管腳主要用于調試控制器的（BDC）通信.在通信過程中使用一種協議，該協議在每個Byte時間周期內使用目標MCU的BDC時鐘的16個時鐘周期.目標MCU的BDC時鐘速率可以和I2C總線的時鐘速率一樣快，因此在任何情況下BKGD/MS管腳都不應連接大電容.

BKGD/MS管腳在計算機調試通信協議可以提供瞬間、主動驅動的高速脈沖來確保快速達到上升沿.傳輸線上的小電容和單片機內部上拉電阻的參數不會影響BKGD/MS管腳的上升沿和下降沿時間.

OV9712控制采用SCCB（SeriaI Camera ControlBus）協議，是簡化的I2C協議，SIOC是串行時鐘輸入線，SIOD是串行雙向數據線，分別相當于I2C協議SCL和SDA.通過I2C配置OV9712寄存器時需要注意以下幾點:

（1）響應信號ACK被稱為一個傳輸單元第9位，分為Don't care和NA.Don't care位由從機產生；NA位由主機產生.

（2）由于SCCB不支持多字節讀寫，NA位必須為高電平.另外，SCCB沒有重復起始概念，因此在SCCB讀周期中，當主機發送完片內寄存器地址后，必須發送總線停止條件.不能產生Don't care響應信號.

圖7　MC9S08DZ60原理圖Fig.7　MC9S08DZ60 Schematic

（3）由于I2C和SCCB一些細微差別，所以采用GPIO模擬SCCB總線方式.SCL所連接引腳始終設為輸出方式，而SDA所連接引腳在數據傳輸過程中，通過設置IODIR值，動態改變引腳輸入/輸出方式.SCCB在寫周期直接使用I2C總線協議寫周期時序［8-9］.

單片機原理圖如圖7所示.

3.2.3DS90UB914Q的設計

解串器上有一個多路轉換器，其作用是在兩個輸入串行器之間進行選擇.解串器可以只有一個有效的輸入影像器.初級的視頻傳輸在1個單一的高速串行數據流上轉換10位或者12位數據.同時進行單獨的低延時的雙向控制通道傳輸，并從I2C總線端口接收控制信息，其在視頻消失過程中是獨立的.

DS90UB914Q的MODE引腳在設計時需要注意要連接一個下拉電阻，在本系統中由于采用的10位數據傳輸模式，并且像素時鐘PCLK在10～100 MHz，所以根據解串器的datasheet［7］下拉電阻阻值為11Ω.

DS90UB914Q的SCL與SDA引腳設計時需要加上拉電阻，如圖8所示.

圖8　DS90UB914Q MODE電阻以及I2C上拉電阻配置Fig.8　DS90UB914Q mode resistor and I2C pull up resistors configuration

DS90UB914Q的ID［0］、ID［1］引腳需要加上2個10 kΩ的上拉電阻與2個0 kΩ的下拉電阻，如圖9所示.

4　FPD Link III接口LVDS信號的設計

系統串行器與解串器之間的連接是數據傳輸的關鍵，本系統中FPD Link III接口中包括電源

和GND還有一對兒差分信號，此差分信號為百兆高速的LVDS信號，在設計時首先應該在信號的正負兩端串聯0.1μF的電容，然后通過共模電感ACM2012H來進行濾波處理，如圖10所示.

圖9　DS90UB914Q RID電阻配置Fig.9　RID resistor configuration of DS90UB914Q

圖10　LVDS信號的濾波Fig.10　LVDS signal filtering

差分信號（Differential Signal）在高速電路設計中具有廣泛的應用，電路中關鍵的通信信號通常都是差分對信號.差分信號的定義就是發送端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來確定邏輯狀態是0還是1.而差分信號的那一對兒走線就是差分線.差分信號與普通的單端信號走線相比，信號通信穩定.

為了使兩個信號DOUT+/RIN+與DOUT-/RIN-之間組成一對差分信號，差分信號需要加上100Ω電阻進行阻抗匹配.還應該設置等長，注意不要跨分割參考平面［10］.

DS90UB913Q/914Q的I2C數據總線提供了MCU和傳感器模塊之間的通信，其總線波形如圖11所示.通過同一串行視頻鏈接，用透明的雙向傳輸.PCLK像素時鐘實際結果為50 MHz，I2C總線最高速率為400 kbps.控制信道（I2C），VSYNC是幀同步信號，HSYNC是行同步信號，PCLK是時鐘，OUT是數據.在數據傳輸時，以PCLK的時鐘為同步信號，在PCLK的上升沿，產生數據跳變，如圖12所示.

DS90UB913Q/914Q芯片組將10位并行圖像RGB數據通過LVDS差分對信號的形式進行

圖11　I2C總線的波形圖Fig.11　I2C bus oscillogram

圖12　主要輸出信號波形圖Fig.12　Waveform figure of main output signal

5　結 論

通過LVDS的串行數據流，DS90UB913Q/ 914Q芯片組支持車載行車記錄儀電子系統.單差分對（FPD-Link III）適用于串行器與解串器之間的連接.

［1］ 楊坤明，付在明.高清圖像處理芯片串行差分輸出接口測試研究［J］.微計算機信息，2008，24（9-2）:294-295，312.

Yang K M，Fu Z M.Research for HD image process TFP-Link LVDS interface testing［J］.Microcomputer Information，2008，24（9-2）:294-295，312.（in Chinese）

［2］ 陳瑩，高雙成.基于FPGA的LVDS接口應用［J］.電子科技，2012，25（1）:8-12.

Chen Y，Gao S C.Application of the LVDS Interface Based on FPGA［J］.Electronic Science and Technology，2012，25（1）:8-12.（in Chinese）

［3］ DS90UB913（4）Q:百萬象素照相機FPD-LinkⅢ接口方案［J］.世界電子元器件，2012（10）:20-21.

DS90UB913（4）Q:Megapixel camera FPD-LinkⅢinterface［J］.Global Electronics China，2012（10）:20-21.（in Chinese）

［4］ DS90UB913Q/914Q:串行器/解串器［J］.世界電子元器件，2012（10）:28-28.

DS90UB913Q/914Q:Serializer/Deserializer［J］.Global Electronics China，2012（10）:28-28.（in Chinese）

［5］ 王勝，王新宇.LVDS技術及其在高速系統中的應用［J］.遙測遙控，2005，26（4）:41-46.

Wang S，Wang X Y.LVDS and it's application in high speed system［J］.Telemetry&Telecontrol，2005，26（4）: 41-46.（in Chinese）

［6］ 于良耀，宋健.汽車總線數據采集模塊設計［J］.計算機測量與控制，2007，15（2）:268-270.

Yu L Y，Song J.Design of vehicle bus data acquisition module［J］.Computer Measurement&Control，2007，15（2）:268-270.（in Chinese）

［7］ Omni Vision.OV9712芯片手冊［EB/OL］.Omni Vision.www.ovt.com，2013，10.

Omni Vision.OV9712 Datasheet［EB/OL］.Omni Vision.www.ovt.com，2013，10.（in Chinese）

［8］ 陶杰，王欣.基于STM32F407和OV7670的低端視頻監控系統［J］.單片機與嵌入式系統應用，2014，14（3）: 60-62.

TaoJ，Wang X.Low-end video surveillance system implemented with OV7670 and STM32F407［J］.Microcontrollers &Embed ded Systems，，2014，14（3）:60-62.（in Chinese）

［9］ 宋海吒，唐立軍，謝新輝.基于FPGA和OV7620的圖像采集及VGA顯示［J］.電視技術，2011，35（5）:45-47，61.

Song H Z，Tang L J，Xie X H.Image acquisition and VGA display based on OV7620 and FPGA［J］.Video Engineering，2011，35（5）:45-47，61.（in Chinese）

［10］ 童子權，白景玲.LVDS傳輸技術在高速數據采集系統中的應用［J］.國外電子測量技術，2009，28（2）:59-61.

Tong Z Q，Bai J L.Application of the LVDS transmission technology to high-speed data acquisition system［J］. Foreign Electronic Measurement Technology，2009，28（2）:59-61.（in Chinese）

Exploring the program of video coding based on the OV9712 SER/DES

ZHANG Bao-long1，LI Dan1，WANG Jing-yun1，KWOK Hoi-sing2

（1.College of Information and Automation，Tianjin University of Science and Technology，Tianjin 300222，China；
2.Center for Display Research，Hong Kong University of Science and Technology，Hong Kong，China）

An OV9712 from Omnivision company was chosen as image sensor for design of automotive camera module.In order to improve the communication speed of high definition image signal，a set of chips from TI，DS90UB913Q and DS90UB914Q as serializer and deserializer was adopted to coding and decoding the LVDS differential signal of high definition image.Finally，the design realizes the function of high-speed and full-duplex communication by LVDS.The experimental result shows that the application of these chipsets improves the image quality of automotive camera module greatly.

OV9712；DS90UB913Q/DS90UB914Q；FPD-Link III；full duplex communication

TP29

A doi:10.3788/YJYXS20153006.0965

1007-2780（2015）06-0965-07

張寶龍（1976-），男，天津人，教授，碩士研究生導師，主要從事集成電路設計及半導體制備工藝方向的研究.

李丹（1977-），女，遼寧人，副教授，碩士研究生導師，主要從事光電檢測與計算機視覺檢測方向的研究.

2015-01-05；

2015-03-15.

天津市科技支撐計劃資助項目（No.13ZCZDGX03000）

Supported by Tianjin Science and Technology Support Program（No.13ZCZDGX03000）

?通信聯系人，E-mail:eezbl@tust.edu.cn