高效率音頻功率放大器設計

陳軒 楊哲 劉川

【摘 要】效率是功率放大器重要指標，在理想情況下，D類功放的效率為100%，B類功放的效率為78.5%，A類功放的效率才50%，在小型便攜式音響設備如汽車功放、筆記本電腦音頻系統和專業超大功率功放場合，仍感效率偏低不能令人滿意。所以，效率極高的D類功放，因其符合綠色革命的潮流正受著各方面的重視。本文敘述了高效率音頻功率放大器設計要求及方法。FPGA是實現高效率音頻功率放大器功率測量的方法，設計方法新穎，具有實用性。

【關鍵詞】高效率音頻功率放大器 FPGA 設計

1設計要求

設計并制作一個高效率音頻功率放大器及其參數的測量、顯示裝置。功率放大器的電源電壓為+5V（電路其他部分的電源電壓不限），負載為8Ω電阻。

1.1功率放大器

（1） 3dB通頻帶為300Hz～3400Hz，輸出正弦信號無明顯失真。（2）最大不失真輸出功率≥1W。（3）輸入阻抗>10kΩ，電壓放大倍數1～20連續可調。（4）低頻噪聲電壓（20kHz以下）≤10mv，在電壓放大倍數為10，輸入端對地交流短路時測量。（5）在輸出功率500mW時測量的功率放大器效率（輸出功率/放大器總功耗）≥50%。

（2）設計并制作一個放大倍數為1的信號變換電路，將功率放大器雙端輸出的信號轉換為單端輸出，經RC濾波供外接測試儀表用，高效率音頻功率放大器框圖如圖1.1所示。 圖1.1中，高效率功率放大器組成框圖可參見本題第4項“說明”。

圖1.1 高效率音頻功率放大器框圖

（3）設計并制作一個測量放大器輸出功率的裝置，要求具有3位數字顯示，精度優于5%。

（4）說明：采用開關方式實現低頻功率放大（即D類放大）是提高效率的主要途徑之一， D類放大器即高效率功率放大器組成框圖如圖1.2。本設計中要求采用D類放大方式，不允許使用D類功率放大集成電路；效率計算中的放大器總功耗是指功率放大器部分的總電流乘以供電電壓（+5V），不包括第2、3項涉及的電路部分功耗。制作時要注意便于效率測試；在整個測試過程中，要求輸出波形無明顯失真。

圖1.2 高效率功率放大器組成框圖

1.2 D類放大器的工作原理

一般的脈寬調制D類功率放大的原理框圖如圖1.3所示。D類功率放大的波形圖如圖1.4所示。

圖1.3 D類功率放大的原理框圖

圖1.4 D類功率放大的波形圖

1.3高效率音頻功率放大器硬件電路

1.3.1脈寬調制器

（1）三角波發生器。三角波發生器采用寬頻帶、低漂移、滿幅運放TLV2464及高速精密電壓比較器LM311來實現，電路如圖1.5所示。運放TLV2464的滿幅放大既保證能產生線性良好的三角波，而且可以保證低電壓供電下輸出較大幅度。

載波頻率的選定既考慮抽樣定理，又考慮電路實現。選擇載波頻率為150kHz，使用四階LC濾波器，輸出端對載波頻率衰減大于60dB。

三角波發生器頻率為150kHz，C為750pF。100kΩ電位器用于調節三角波發生器頻率。（2）前置放大器。前置放大器如圖1.6所示。用于音頻信號放大，使功放電壓放大倍數1～20倍可調，也保證比較器的比較精度。

（3）比較器。比較器如圖1.7所示。輸入音頻信號和三角波輸出PWM波形。

圖1.5 三角波發生器

1.6 前置放大器

1.7 比較器

1.3.2驅動電路

驅動電路如圖1.8所示。將PWM信號整形變換成互補對稱的輸出驅動信號。40106施密特觸發器并聯以獲得較大的電流，送給由晶體三極管組成的互補對稱射極跟隨輸出的電路。三極管選用8050和8550。40106供電電壓VDD是3～15V，輸入電壓0～VDD。8050和8550是NPN、PNP對管，VCEO=25V，IC=1.5A。管腳圖如圖1.9所示。

圖1.8 驅動電路

圖1.9 40106、8050和8550管腳圖

1.3.3 H橋互補對稱輸出電路

H橋互補對稱輸出電路如圖1.10所示。IRFD9120、IRFD120是P溝道、N溝道MOS對管，VD=100V，ID=1.3A，導通電阻小、開關速度快、滿足1W輸出功率要求。管腳圖如圖1.11所示。兩個四階低通濾波器。

圖1.10 H橋互補對稱輸出電路

圖1.11 IRFD9120、IRFD120管腳圖

1.3.4 信號變換電路

信號變換電路如圖1.12所示。信號變換電路放大倍數為1，將功放的雙端輸出變為單端輸出，經RC濾波供外接測試儀表用。

圖1.12 信號變換電路

1.3.5 TLC0820模數轉換電路

TLC0820模數轉換電路如圖1.13所示。圖1.12信號變換電路的輸出OUT接到圖1.13經二極管檢波電路TLC0820將模擬量變為數字量，TLC0820的數字量對應輸出OUT的幅值。將TLC0820的數字量給高效率音頻功率放大器的FPGA控制的總模塊圖1.15。數碼顯示電路如圖1.14所示。圖1.14用于顯示高效率音頻功率放大器的輸出功率。

圖1.13 TLC0820模數轉換電路

圖1.14 數碼顯示電路

1.4高效率音頻功率放大器軟件電路設計

高效率音頻功率放大器的FPGA控制的總模塊如圖1.15所示。輸入CLK接24MHz時鐘，D_IN[7..0]、INT接TLC0820。輸出WR接TLC0820，DISP_DATA[7..0]、DISP_SEL[2..0]接數碼顯示電路。

圖1.15 高效率音頻功率放大器的FPGA控制的總模塊

分頻器FEN模塊，將CLK24MHZ時鐘分頻為600Hz、40kHz、1kHz、60Hz經O1、O2、O3、O4輸出。

TIME3模塊，用于控制圖1.13 TLC0820模數轉換電路數據的寫讀。

VCT模塊，測試輸入信號的最大值。

DDDF模塊，將VCT模塊輸出的二進制數轉換四位二—十進制數結果輸出。

DISPLAY_H模塊，使數據傳送速度變慢，數碼管顯示穩定。CLK是60Hz時鐘，經分頻變為CLK2=3Hz，用此時鐘傳送數據。

DISPLAY模塊，用于數碼管顯示。

2結語

高效率音頻功率放大器硬件電路設計和軟件電路設計可以實現高效率音頻功率放大器的設計要求。

基金項目：2015大創項目資助。指導教師，王振紅。