基于DSP Builder的電子技術(shù)仿真實(shí)驗(yàn)平臺(tái)

付 莉,高興泉

(吉林化工學(xué)院 信息與控制工程學(xué)院,吉林 吉林 132022)

基于DSP Builder的電子技術(shù)仿真實(shí)驗(yàn)平臺(tái)

付 莉,高興泉

(吉林化工學(xué)院 信息與控制工程學(xué)院,吉林 吉林 132022)

為解決電子技術(shù)課程學(xué)時(shí)少、實(shí)驗(yàn)量大,學(xué)生對(duì)系統(tǒng)級(jí)通信知識(shí)了解少而難于建立模型的問題,提出一種基于DSP Builder的電子技術(shù)仿真實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)方法。以FSK調(diào)制器、幅度調(diào)制信號(hào)發(fā)生器和移相信號(hào)發(fā)生器為例,分別在該仿真實(shí)驗(yàn)平臺(tái)建立模型并利用DSP Builder軟件進(jìn)行系統(tǒng)仿真,最終轉(zhuǎn)換為硬件語言模塊下載到硬件中,利用FPGA中的邏輯分析儀再次驗(yàn)證移相信號(hào)發(fā)生器設(shè)計(jì)的結(jié)果。在算法級(jí)系統(tǒng)設(shè)計(jì)方面,該仿真實(shí)驗(yàn)平臺(tái)易于建立模型,實(shí)現(xiàn)簡(jiǎn)單,有利于學(xué)生對(duì)電子技術(shù)知識(shí)的掌握,增強(qiáng)自主學(xué)習(xí)能力。

電子技術(shù);DSP Builder/FPGA;移相信號(hào)發(fā)生器;實(shí)驗(yàn)平臺(tái)

電子技術(shù)課程是電類與控制類工科專業(yè)學(xué)生的技術(shù)基礎(chǔ)課程,也是重要的專業(yè)基礎(chǔ)課程之一[1-3]。該課程包括模擬電子技術(shù)和數(shù)字電子技術(shù)兩部分內(nèi)容,理論和實(shí)際結(jié)合緊密。作為專業(yè)基礎(chǔ)課程,由于實(shí)驗(yàn)量大、實(shí)驗(yàn)設(shè)備有限、學(xué)時(shí)少,學(xué)生對(duì)算法級(jí)通信新知識(shí)了解少,并且難于建模。

本文提出一種基于DSP Builder的電子技術(shù)仿真實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)方法。該平臺(tái)利用Matlab與可編程器件的結(jié)合[4],在電子技術(shù)課程中引入了大量電子信息、算法等設(shè)計(jì)內(nèi)容。由于學(xué)生在前期的學(xué)習(xí)中已基本掌握了Matlab和FPGA的基礎(chǔ)知識(shí)和設(shè)計(jì)方法,所以在Matlab/Simulink圖形設(shè)計(jì)平臺(tái)上,把QuartusII作為底層設(shè)計(jì)工具,使兩者充分結(jié)合以發(fā)揮最大優(yōu)勢(shì),在算法仿真模型仿真成功后直接完成硬件轉(zhuǎn)換,既拓展了新內(nèi)容,又有利于學(xué)生掌握系統(tǒng)級(jí)模型的建立。通過這樣的思維拓展和引導(dǎo),學(xué)生在課程設(shè)計(jì)中熟悉了電子設(shè)計(jì)的方法,對(duì)EDA技術(shù)的應(yīng)用也將更加深入[5]。

1 仿真實(shí)驗(yàn)平臺(tái)教學(xué)環(huán)境

DSP Builder軟件是一種算法級(jí)設(shè)計(jì)軟件,它具有Matlab/Simulink和QuartusII軟件工具之間的接口,可以通過Signal Compiler將Simulink中設(shè)計(jì)的模型文件轉(zhuǎn)換為VHDL語言文件、網(wǎng)表文件和TCL腳本[6],這也是DSP Builder設(shè)計(jì)過程中最關(guān)鍵的部分。該實(shí)驗(yàn)平臺(tái)設(shè)計(jì)流程[7]如圖1所示。

圖1 設(shè)計(jì)流程圖

仿真實(shí)驗(yàn)平臺(tái)融合多個(gè)EDA技術(shù)仿真軟件于一體,是嵌入Matlab軟件中的一個(gè)Simulink工具箱。在安裝DSP Builder后,設(shè)計(jì)者可以根據(jù)算法模型調(diào)用工具箱內(nèi)的模塊,完成圖形化建模;可以利用階躍信號(hào)、示波器等模塊進(jìn)行仿真以驗(yàn)證結(jié)果。整個(gè)過程不需要連接硬件就可驗(yàn)證系統(tǒng)級(jí)設(shè)計(jì)的正確性。如果有相應(yīng)硬件,也可以通過Signal Compiler轉(zhuǎn)換硬件語言文本,下載到硬件,察看具體設(shè)計(jì)結(jié)構(gòu)。

DSP Builder軟件的學(xué)習(xí)，基礎(chǔ)扎實(shí)的學(xué)生很容易入手,而由于使用該軟件設(shè)計(jì)思路清晰,建立模型方便易懂,即使學(xué)生沒有掌握好硬件設(shè)計(jì)方法和編程語言,仍然能快速運(yùn)用和觀察設(shè)計(jì)效果。相比數(shù)字型時(shí)序仿真,以圖像顯示波形會(huì)更加生動(dòng)、直觀。

2 DSP Builder實(shí)驗(yàn)平臺(tái)實(shí)現(xiàn)

DSP Builder實(shí)驗(yàn)平臺(tái)可以完成一些特定的設(shè)計(jì),尤其在信號(hào)處理方面,例如模擬信號(hào)處理和產(chǎn)生、模塊算法等。本文以信號(hào)處理技術(shù)中頻移鍵控信號(hào)發(fā)生器、幅度調(diào)制信號(hào)發(fā)生器和移相信號(hào)發(fā)生器為例進(jìn)行驗(yàn)證,同時(shí)下載到FPGA硬件開發(fā)平臺(tái),利用邏輯分析儀察看結(jié)果,充分顯示該平臺(tái)的靈活性。

2.1 FSK調(diào)制器設(shè)計(jì)

移頻鍵控(frequency shift keying,FSK)是一種數(shù)字調(diào)制技術(shù)。二進(jìn)制頻移鍵控(binary frequency shift keying,2FSK)是根據(jù)二進(jìn)制數(shù)字基帶信號(hào)鍵控頻譜變化,具有誤碼率低、抗衰減和抗噪聲性能好、實(shí)現(xiàn)容易等優(yōu)點(diǎn)[8],廣泛應(yīng)用于中低速數(shù)據(jù)傳輸。2FSK設(shè)計(jì)選擇直接調(diào)制,利用Simulink模塊中的脈沖發(fā)生器來模擬產(chǎn)生外部時(shí)鐘信號(hào),根據(jù)二進(jìn)制時(shí)鐘信號(hào)不同,通過二選一數(shù)據(jù)選擇器模塊得到其中有2個(gè)不同頻率的載波f1和f2。選出的頻率信號(hào)植入正弦波發(fā)生器,即可得到移頻鍵控調(diào)制數(shù)字量信號(hào),但在實(shí)際應(yīng)用中,仍需數(shù)模轉(zhuǎn)換模塊DAC進(jìn)行信號(hào)變換，以觀察實(shí)驗(yàn)結(jié)果。2FSK調(diào)制模型[9]如圖2所示。

圖2 2FSK調(diào)制模型

圖2中,在Pulse Generator和Multiplexer控制下,選擇2路頻率,得到某一頻率后進(jìn)入正弦波發(fā)生器。圖中Adder、Delay和LUT模塊共同構(gòu)成了正弦波發(fā)生器,最終輸出8 bit數(shù)據(jù),利用模擬示波器可以觀察仿真結(jié)果(見圖3)。

圖3 2FSK調(diào)制仿真波形截屏圖

2.2 幅度調(diào)制信號(hào)發(fā)生器設(shè)計(jì)

幅度調(diào)制也是一種調(diào)制技術(shù),這種調(diào)制使載波信號(hào)的幅度隨調(diào)制信號(hào)變化而變化,也是有效的低頻信號(hào)加載于高頻信號(hào)的過程。AM調(diào)制[10-11]在無線電廣播系統(tǒng)中應(yīng)用廣泛。

對(duì)于單頻正弦波的載波信號(hào),調(diào)制輸出信號(hào)與輸入調(diào)制信號(hào)為線性關(guān)系。幅度調(diào)制模型中有3路信號(hào)——調(diào)制波、載波和調(diào)制后波形,調(diào)制后波形與載波和調(diào)制波之間有著密切關(guān)系:

F=Fdr(1+Fam·m)

其中,m是調(diào)制度,范圍(0,1);Fam是調(diào)制信號(hào)的幅度值;Fdr為載波信號(hào);F為調(diào)制后信號(hào)。利用DSPBuilder工具箱中的模塊進(jìn)行3路信號(hào)模型搭建[12]。

幅度調(diào)制模型如圖4所示。本設(shè)計(jì)選通信號(hào)的m為0.5,圖中上部分加法器、延時(shí)、總線和LUT是一個(gè)基本DDS模型,生成調(diào)制信號(hào),Fam數(shù)據(jù)位8bit。在調(diào)制波作用下,與八選一數(shù)據(jù)選擇器選定的選通信號(hào)進(jìn)行乘法運(yùn)算。根據(jù)3路信號(hào)表達(dá)式,在生成調(diào)制后波形時(shí)有數(shù)字“1”進(jìn)行加和,對(duì)應(yīng)8bit數(shù)據(jù)在ADDER中需進(jìn)行數(shù)據(jù)量“128”與之相加。同理,“512”為數(shù)據(jù)量轉(zhuǎn)換中的變換。圖4中最下面的部分為載波模型,同樣是一個(gè)基本DDS模型,其中載波的頻率較大,所以模擬信號(hào)進(jìn)入的數(shù)值較大,有效控制載波頻率。

圖4 幅度調(diào)制信號(hào)發(fā)生器模型

在圖4中,20和51234567為調(diào)制波和載波的頻率控制字。為了方便觀察圖像,載波幅值選擇500,調(diào)制波幅值為128,幅度調(diào)制Simulink仿真波形如圖5所示。

圖5 幅度調(diào)制仿真波形截屏圖

2.3 移相信號(hào)發(fā)生器設(shè)計(jì)

移相信號(hào)發(fā)生器有兩種基本實(shí)現(xiàn)方式——模擬移相和數(shù)字移相[13]。由于對(duì)非正弦波移相會(huì)發(fā)生畸變,目前主要由DDS模型實(shí)現(xiàn),具有實(shí)現(xiàn)速度快、相位連續(xù)、頻率分辨率高等特點(diǎn)。

高精度晶體振蕩器、波形存儲(chǔ)器、相位累加器、相位調(diào)制器和DAC構(gòu)成了直接數(shù)字頻率合成器。其中,相位累加器是整個(gè)系統(tǒng)的核心。在系統(tǒng)時(shí)鐘作用下,通過頻率控制字的輸入,經(jīng)過相位累加器、相位調(diào)制器和波形查找表,最后在數(shù)模轉(zhuǎn)換DAC下輸出相應(yīng)頻率的正弦波。頻率字的控制量決定了輸出頻率的大小,且頻率字較大,相對(duì)于相位控制字則一般為10bit左右。

移相信號(hào)發(fā)生器共輸出兩路信號(hào),但信號(hào)頻率相同,其中一路為參考信號(hào)[14-15],另一路信號(hào)僅相位有移動(dòng),即超前或滯后一角度。兩路信號(hào)可設(shè)定指定的參數(shù)值,其幅度和頻率可同步數(shù)控。根據(jù)以上原理和方法,利用開發(fā)平臺(tái)DSPBuilder實(shí)現(xiàn)移相信號(hào)發(fā)生器,其模型如圖6所示。

圖6 移相信號(hào)發(fā)生器設(shè)計(jì)模型

模型中常量輸入頻率控制字和移相控制字。在頻率生成模塊中,32bit數(shù)據(jù)加法器后延時(shí),其中高10bit再次與移相控制字累加,進(jìn)行相位調(diào)制器工作部分。利用查找法,在正弦波模塊中生成移相信號(hào),利用Simulink仿真輸出波形(見圖7),其中第一路信號(hào)為基準(zhǔn)信號(hào),第二路為移相信號(hào),第三路是內(nèi)部數(shù)據(jù)存儲(chǔ)器中地址信號(hào)。

圖7 2FSK調(diào)制仿真波形

利用SingalCompiler工具可以進(jìn)一步將模型轉(zhuǎn)換成VHDL硬件語言,采用自動(dòng)流程即可完成建模;在QuartusII軟件中打開VHDL文件,可以了解內(nèi)部工作過程。但這種描述是RTL級(jí)描述,對(duì)應(yīng)硬件結(jié)構(gòu),仍需仿真驗(yàn)證。為了更好地對(duì)比模型結(jié)果,可以利用嵌入式邏輯分析儀實(shí)時(shí)測(cè)試,對(duì)生成的VHDL模塊綜合、適配、下載,并引入相同監(jiān)測(cè)參數(shù)觀察邏輯分析波形(見圖8)。

圖8 SignalTapII Logic Analyzer仿真波形

對(duì)兩種方式的模型設(shè)計(jì)進(jìn)行了實(shí)驗(yàn)驗(yàn)證,結(jié)果效果相同。所以,對(duì)應(yīng)算法級(jí)設(shè)計(jì),可以讓學(xué)生利用DSPBuilder平臺(tái)和FPGA更好地進(jìn)行合理建模和仿真,為后續(xù)硬件搭建和系統(tǒng)級(jí)設(shè)計(jì)打下良好的基礎(chǔ)。

3 結(jié)束語

基于DSPBuilder/FPGA建立的電子技術(shù)仿真實(shí)驗(yàn)平臺(tái),可以幫助學(xué)生設(shè)計(jì)和調(diào)試一些實(shí)用的數(shù)字電子產(chǎn)品,把學(xué)習(xí)過的Matlab課程和FPGA基礎(chǔ)設(shè)計(jì)內(nèi)容緊密聯(lián)系一起,對(duì)算法級(jí)設(shè)計(jì)有清晰的模型搭建能力,降低設(shè)計(jì)難度。這種有關(guān)于通信方面的電子設(shè)計(jì)內(nèi)容可以幫助學(xué)生在硬件系統(tǒng)中構(gòu)建模型,提高自主學(xué)習(xí)能力,也有利于學(xué)生在后續(xù)專業(yè)通信課程知識(shí)的掌握。

)

[1] 陳忠華,李紅.電子技術(shù)課程設(shè)計(jì)教學(xué)改革探討[J].黑龍江教育學(xué)院學(xué)報(bào),2010,29(4):63-65.

[2] 賀付亮,聶秋玉.“電子技術(shù)課程設(shè)計(jì)”課程探索[J].電氣電子教學(xué)學(xué)報(bào),2010,32(1):32-33.

[3] 楊慧敏.電子技術(shù)課程實(shí)踐環(huán)節(jié)的探索與改革[J].實(shí)驗(yàn)室研究與探索,2004,23(3):61-62.

[4] 王前,李韜.基于DSPBuilder實(shí)現(xiàn)《數(shù)字信號(hào)處理》實(shí)驗(yàn)教學(xué)新方法[J].實(shí)驗(yàn)技術(shù)與管理,2005,22(9):74-76.

[5] 周麗芹,李明揚(yáng),樊銘遠(yuǎn),等.基于FPGA的數(shù)字電子技術(shù)實(shí)驗(yàn)系統(tǒng)的開發(fā)[J].教育教學(xué)論壇,2012(10):264.

[6] 楊田,盛利元,張占鋒.基于DSPBuilder的混沌跳頻通信系統(tǒng)設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制,2012,20(1):225-227.

[7] 潘松,黃繼業(yè).EDA技術(shù)與VHDL[M].北京:清華大學(xué)出版社,2007:317-350.

[8] 鄭爭(zhēng)兵.基于FPGA的FSK調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)[J].陜西理工學(xué)院學(xué)報(bào):自然科學(xué)版,2012,28(5):20-23.

[9] 潘松,黃繼業(yè),王國(guó)棟.現(xiàn)代DSP技術(shù)[M].西安:西安電子科技大學(xué)出版社,2003:68-105.

[10] 馮煦,鐘衛(wèi),胡亮,等.基于DDS的多調(diào)制功能正弦信號(hào)發(fā)生器[J].研究與開發(fā),2010,29(1):39-41.

[11] 張潔,王賦攀.雙邊帶幅度調(diào)制及其MATLAB仿真[J].科技經(jīng)濟(jì)市場(chǎng),2006(9):58-59.

[12] 李杰,王愛民,董利科.基于DSPBuilder的電壓閃變測(cè)量的數(shù)字化設(shè)計(jì)[J].電力系統(tǒng)保護(hù)與控制,2010,38(19):190-194.

[13] 付莉.潘明.基于FPGA數(shù)字移相信號(hào)發(fā)生器設(shè)計(jì)[J].微計(jì)算機(jī)信息，2009,25(5):175-177.

[14] 郝小江,伍剛,周玉榮.基于FPGA的數(shù)字移相信號(hào)發(fā)生器設(shè)計(jì)[J].微計(jì)算機(jī)信息,2009,25(2):181-182.

[15] 曹亞楠,王秀娟,劉繼光.基于DDS的數(shù)字移相信號(hào)發(fā)生器[J].煤礦現(xiàn)代化，2010(1):75,77.

Simulation experimental platform for Electronic Technology course based on DSP Builder

Fu Li,Gao Xingquan

(College of Information & Control Engineering,Jilin Institute of Chemical Technology,Jilin 132022,China)

In order to solve the problem with short of class hours,a mass of experiment for electronic technology and difficult to build model because of less knowledge of the system level communication to students,a kind of simulation experimental platforms based on DSP Builder/FPGA is proposed. FSK modulator,amplitude modulation signal generator and phase-shift signal generator,which are modeled and emulated,are taken for example. The simulation finally is converted to hardware language modules by DSP Builder software,which is downloaded to the hardware. The simulation results are verified by reusing the logic analyzer of FPGA. Through experimental verification,in terms of algorithm level system design,the simulation platform is easy to be modeled and simple to be achieved. The knowledge of Electronic Technology is easy to be mastered,and the self-learning ability is enhanced for students.

electronic technology; DSP Builder/FPGA; phase shift signal generator; experimental platform

2014- 05- 07

吉林省科技發(fā)展計(jì)劃項(xiàng)目(20090148);吉林省教育廳項(xiàng)目(20140352)

付莉(1985—),女,吉林省吉林市,碩士,講師,研究方向?yàn)镋DA技術(shù)及電子技術(shù).

E-mail：fuli247012412@126.com

G434;TP391.9

A

1002-4956(2015)1- 0134- 04