基于CPLD逆變器并聯載波同步的分析與設計

白雪飛，胡國文

(鹽城工學院電氣工程學院，江蘇鹽城224000)

基于CPLD逆變器并聯載波同步的分析與設計

白雪飛，胡國文

(鹽城工學院電氣工程學院，江蘇鹽城224000)

采用數字控制的多臺逆變器并聯時，由于各自載波不同步會形成高頻環流，嚴重影響系統的穩定性和增加損耗。給出了一種基于CPLD實現載波同步的方法，結合DPLL技術能夠使從機在一個開關周期里跟蹤主機同步信號，克服了傳統載波同步方法效率低、抗干擾性差等缺點。在兩臺50 kW逆變器并聯實驗平臺上進行實驗驗證，結果表明該載波同步方法動態響應速度快、穩定性好。

逆變器并聯；載波同步；DPLL；CPLD；穩定性

多模塊并聯實現大容量電源系統是當今電源技術的發展方向。多模塊并聯各模塊功率開關管的電流應力降低，從根本上保證了可靠性[1]。對于逆變器并聯，各模塊輸出電壓幅值相等、頻率一致、相位同步，并且盡可能減小模塊內部的環流。

對于采用數字控制的多臺逆變器，載波由內部PWM模塊產生，由于上電時間等隨機問題，會造成各逆變器載波不同步。逆變器并聯時，載波不同步會引起高頻環流，嚴重影響系統的穩定性和增加系統損耗[2]。目前，傳統載波同步是通過DSP或通訊來實現[3]，采用DSP實現是用主機同步信號直接觸發從機PWM，由于同步信號一般為高頻信號，所以該方法抗干擾性差；通訊方式會引入通訊延時，降低了控制的精度。本文基于CPLD給出一種新型載波同步方法，其內部嵌入了DPLL[4]，提高了系統抗干擾性，且能夠在一個開關周期使從機跟蹤主機同步信號。此外，本文根據開關頻率動態修改載波同步參數，增加載波同步的范圍。

圖1 逆變器并聯載波同步原理圖

1 載波同步原理分析

以3臺逆變器并聯系統為例，圖1給出了載波同步原理圖。

載波同步讓從機跟蹤主機發出的同步信號，使從機和主機的載波相位一致，從而消除載波不同步帶來的高頻環流，提高系統穩定性和減少系統損耗。圖1中，#1號逆變器為主機，#2、#3號為從機。主機PWM計數器根據預先設置點每隔一個開關周期產生一個脈寬很窄的同步信號)，其經過載波同步處理模塊后，產生一個與)同頻同相的信號)，該信號被送至從機，并觸發其DSP的PWM模塊，獲得與主機相位一致的三角載波。傳統的載波同步技術是將直接送至從機，由于)具有高頻和脈寬窄等特性，所以帶來抗干擾性差、不易捕捉等問題。針對上述問題，本文給出的載波同步方法主要完成如下功能：內嵌DPLL環節，將)經過數字鎖相環處理，提高系統抗干擾能力；放大)的脈寬，便于同步信號的捕捉；增加鎖相故障，提高系統穩定性；動態修改同步參數，增加載波同步跟蹤頻率的范圍。圖2所示為本文給出的載波同步方法結構框圖。圖2中，為從機反饋的同步信號，其與脈寬放大后的信號構成故障判斷模塊的輸入，在主從機無同步脈沖或主從機長時間不同步時，輸出故障信號。

圖2 本文載波同步方法結構框圖

2 基于CPLD載波同性能分析

本文給出的載波同步方法關鍵部分為DPLL環節，圖3給出其結構框圖。

圖3 DPLL環節的結構框圖

可以看出，DPLL由鑒相器、K模計數器、脈沖加減控制器和分頻器組成。1、2對應和上升沿時刻，經鑒相器可獲得其相位關系，并輸出超前或滯后脈沖；K模計數器對其進行濾波處理，輸出超前和滯后修正時間upf和downf，作為脈沖加減控制器的輸入，對時鐘脈沖進行扣除或添加處理，輸出頻率為的信號，經過分頻后為。為系統時鐘周期，分別為K模計數器和脈沖加減控制器提供時鐘。令和相位差為△，則：

3 基于CPLD載波同步的設計

本文給出的逆變器并網系統采用DSP+CPLD控制，CPLD主要完成載波同步處理，圖4給出了從機系統總體框圖。

圖4 從機系統總體框圖

DSP選用F28335，CPLD采用Alter公司的EPM1270-T144C5。圖4采用總線傳輸方式獲取當前開關頻率，并實時修正分頻系數；載波同步模塊輸入為主機發送的同步信號和DSP EPWM模塊反饋信號，輸出信號直接送至EPWM同步輸入端。根據前文的分析，鑒相器采用邊沿方式實現，令MasterP和SlaveP分別標記主從機同步信號下降沿時刻，其值與相應操作如表1所示。

表1 MasterP和SlaveP值與相應操作的關系

K模計數器為雙向可逆計數器，在相位超前或滯后時分別向上或向下計數，當計數值超過設定的top和bottom時，認為當前脈沖有效，模值K取值會影響跟蹤速度和濾波效果，實際取16，對應時間為530 ns。為了簡化設計，本文將脈沖加減計數器和分頻器合并，其實現原理如表2所示。

表2 脈沖加減計數器實現原理

4 實驗結果及分析

實驗平臺選擇2臺50 kW的三相逆變器，開關管為IGBT，濾波電感為0.3 mH，濾波電容為150μF，開關頻率為8 kHz。圖5所示為有/無載波同步時的環流波形。為環流，對比圖5(a)和(b)可以看出，當采用載波同步時，環流中高頻分量被有效地抑制。

圖5有/無載波同步時環流波形

圖6 給出了基于CPLD實現的載波同步波形。圖中，()為主機發送的同步信號，()為載波同步模塊輸出的同步信號，通過測量，()和()上升沿間隔為298 ns，對于8 kHz開關頻率，誤差為0.24%。可見本文給出的載波同步方法能夠使從機精確跟蹤主機同步信號。感退出飽和，將電流鉗在零位，使滯后橋臂實現零電流開關。仿真驗證了所選ZVZCS電路能很好地體現其軟開關特性，減少了電路中器件的開關損耗。

圖6 載波同步實驗波形

[1]殷文貴.移相全橋ZVS變換器研究[D].上海：上海交通大學，2012.

[2]胡紅林，李春華，邵波.移相全橋零電壓PWM軟開關電路的研究[J].電力電子技術，2009，43(1)：12-14.

[3]唐建山，林國慶.脈寬調制DC/DC全橋變換器軟開關技術的研究[J].電工電氣，2009，4：37-40.

[4]阮新波，嚴仰光.直流開關電源的軟開關技術[M].北京：科學出版社，2000.

[5]李金鵬，尹華杰.ZVZCS移相全橋變換器的拓撲綜述[J].電源世界，2004，7：1-5.

[6]朱艷萍.移相全橋ZVZCS DC/DC變換器綜述[J].電源技術應用，2004，7(1)：61-64.

[7]程瓊，丁志林.基于PSpice的全橋移相控制芯片ucc3895的研究[J].電源技術應用，2013，16(1/2)：22-25.

[8]余新顏，段善旭，康勇.零電壓零電流移相全橋DC/DC變換器關鍵技術的研究[J].通信電源技術，2005，22(1)：1-3.

5 結論

逆變器并聯時，載波同步可以消除高頻環流，提高系統的穩定性。常規載波同步方法具有效率低、抗干擾性差等缺點。本文基于CPLD給出一種新型載波同步方法，其內嵌了DPLL算法，通過分析和實驗驗證得出如下結論：

(1)增加了K模計數器，就有濾波的效果，提高系統抗干擾能力；

(2)能夠在一個開關周期使從機跟蹤主機的同步信號，動態響應快；

(3)具有動態修正同步參數的功能，增加了同步跟蹤頻率的范圍；

(4)采用該方法可以明顯減少逆變器并聯時的高頻環流。

參考文獻：

[1]MAZUMDER S K,TAHIR M,ACHARYA K.Master-slave currentsharing control of a parallel DC/DC converter system over an RF communication interface[J].IEEE Trans Industrial Electronics, 2008,55(1):59-66.

[2]楊勇,阮毅,湯燕燕,等.風力發電系統中并網逆變器并聯運行環流分析[J].高電壓技術,2009,35(8):2012-2018.

[3]秦娟英,陜周榮.逆變器并聯及DSP的應用[J].電氣傳動,2005, 35(6):29-31.

[4]何中一,王笑娜,刑巖.基于電力線通訊的逆變器并聯系統同步控制方法[J].中國電機工程學報,2008,28(33):25-29.

Analysis and design of carrier synchronizer in parallel inverter based on CPLD

BAI Xue-fei,HU Guo-wen

High frequency circulation was generated in digitally controlled multiple inverter without carrier synchronization,resulting in serious impact on system stability and losses.A new type method of carrier synchronization was proposed based on CPLD,which overcame traditional method with shortcomings of low efficiency and poor anti-interference.This method which allowed slave tracking host synchronization signal in a switching cycle was combined with DPLL.Finally,two 50kW inverter parallel experiment platforms were build for verification.The result shows that this method has the advantage of fast dynamic response and good stability.

inverter parallel;carrier synchronization;DPLL;CPLD;system stability

TM 464

A

1002-087 X(2015)03-0581-02

2014-08-12

白雪飛(1981—)，女，內蒙古自治區人，碩士，講師，主要研究方向為電力電子技術應用。