一種具有任意倍升采樣的高速率脈沖成型算法

梁婷婷，遲永鋼，劉軍軍，吳鳳輝

（哈爾濱工業(yè)大學(xué)通信技術(shù)研究所，150001哈爾濱）

一種具有任意倍升采樣的高速率脈沖成型算法

梁婷婷，遲永鋼，劉軍軍，吳鳳輝

（哈爾濱工業(yè)大學(xué)通信技術(shù)研究所，150001哈爾濱）

針對高速數(shù)字通信系統(tǒng)中實現(xiàn)任意倍采樣率的信號脈沖成型濾波問題，文章提出一種基于查找表思想的可靈活改變采樣率的高速通用實現(xiàn)算法.該算法采用FIR濾波器結(jié)構(gòu)，通過將不同采樣率轉(zhuǎn)換映射為對查找表地址的尋址問題，實現(xiàn)一定范圍內(nèi)的任意倍采樣率的靈活變換；同時結(jié)合流水線結(jié)構(gòu)和改進的全并行分布式算法，實現(xiàn)高速率脈沖成型濾波功能，并在硬件平臺上進行驗證.所提算法具有占用資源低、實現(xiàn)速率高、性能穩(wěn)定、且可在一定范圍實現(xiàn)任意倍可變采樣率的特點.

脈沖成型；分布式算法；任意倍升采樣；查找表

數(shù)字通信系統(tǒng)中，由于基帶信號的頻譜范圍比較寬，在信號調(diào)制之前要先進行脈沖成型濾波，以減少碼間干擾，并降低帶外輻射以滿足頻譜要求，提高頻譜利用率［1］.數(shù)字FIR濾波器由于其嚴格的線性相位特性，是實現(xiàn)脈沖成型濾波器的理想選擇.對于FIR濾波器，乘法運算的速度往往決定整個系統(tǒng)的速度.近來，不少學(xué)者對FIR濾波器的硬件實現(xiàn)進行了廣泛的研究，旨在設(shè)計更高速率的FIR濾波器.文獻［2］用脈動行結(jié)構(gòu)設(shè)計濾波器卷積過程，將乘法拆成多個并行單元實現(xiàn)來提高速度，但其大量的乘法運算還是制約了系統(tǒng)速度；文獻［3］使用CSD編碼思想，把濾波器的乘加結(jié)構(gòu)轉(zhuǎn)化為運算量小的乘加減結(jié)構(gòu)，提高處理速度；文獻［4］采用分布式算法，基于查找表實現(xiàn)FIR濾波，將乘累加操作全部轉(zhuǎn)化為加法和移位的操作，系統(tǒng)的處理速度大大提高，但它是以消耗很大的硬件資源為代價的.本文基于上述研究，采用改進的全并行分布式算法［5］和流水線處理技術(shù)，設(shè)計了一種資源消耗較少且硬件實現(xiàn)速率高的脈沖成型濾波器.

在現(xiàn)代信號處理結(jié)構(gòu)下，信號偵察、調(diào)制分析、解調(diào)接收等許多流程都需要對數(shù)字信號進行采樣率變換，且采樣倍數(shù)往往任意可變.因此簡單的整數(shù)倍內(nèi)插抽取已不能滿足要求，需要設(shè)計可靈活改變的任意倍采樣率變換方法.采樣率越高，獲取的有用信息越多，在高速率硬件環(huán)境下，用升采樣技術(shù)來提高采樣率，考慮到硬件結(jié)構(gòu)復(fù)雜度，有必要研究一種內(nèi)插倍數(shù)可靈活改變的通用實現(xiàn)結(jié)構(gòu).常用的升采樣方法有CIC（積分梳狀）濾波器和HB（半帶）濾波器實現(xiàn)的有限整數(shù)倍內(nèi)插、CIC濾波器和HB濾波器多級級聯(lián)實現(xiàn)的有理分數(shù)倍內(nèi)插［6］、Farrow結(jié)構(gòu)重構(gòu)［6］和Lagrange插值算法［7］等.其中，以CIC濾波器和HB濾波器為主的升采樣技術(shù)只能實現(xiàn)有限內(nèi)插倍數(shù)變換，并且由于各級內(nèi)插倍數(shù)較小，使得級聯(lián)數(shù)多時控制復(fù)雜；而后兩種方法雖然可通過濾波器系數(shù)插值的方式實現(xiàn)任意時刻的內(nèi)插，但因其計算量大而不適用于高速率場合.同時，以上方法在硬件實現(xiàn)時內(nèi)插倍數(shù)均無法靈活改變.文獻［8-9］雖基于取鄰抽取理論實現(xiàn)了任意倍可變升采樣，但對濾波器實現(xiàn)方式未做討論.基于此，文章提出一種基于查找表實現(xiàn)的升采樣技術(shù)，采用單級FIR濾波器完成了高速率下任意速率的靈活適配.該算法通用性強，采樣倍數(shù)可在一定范圍內(nèi)靈活取值，且具有占用資源低、性能優(yōu)良的特點，并為高速率硬件實現(xiàn)提供了一種全新的技術(shù)手段.

1 脈沖成型濾波算法原理

1.1 全并行分布式算法原理

分布式［4］算法DA（distributed arithmetic）是一項重要的算法實現(xiàn)技術(shù)，它把輸入的采樣信號序列作為查找表的地址，通過讀表實現(xiàn)乘法運算.與傳統(tǒng)算法相比，分布式算法大大提高了電路的執(zhí)行速度［10］.

N階線性FIR濾波器的差分表達式為

式中：h（m）為濾波器系數(shù)，對于性能確定的濾波器，h（m）是一組確定的常數(shù)，x（n-m）表示第（nm）個單位時間的采樣輸入，y（n）為第n個單位時間的采樣輸入值x（n）對應(yīng)的輸出．

對于有符號數(shù)的DA系統(tǒng)，數(shù)據(jù)采用二進制補碼的形式表示，（B+1）位的x（n）用二進制補碼為

式中：xb（n）為0或1，是用二進制表示的x（n）第b位數(shù)據(jù)；B+1表示輸入數(shù)據(jù)的位寬．

將式（2）代入式（1）中，可得到全并行DA算法為

全并行分布式算法［11-12］的設(shè)計思想是將所有的部分和并行執(zhí)行，這就需要將查找表復(fù)制B+1次以達到并行的目的.顯然，這是一種以犧牲資源換取速度的方法，適用于對濾波器速度要求較高，資源較豐富的系統(tǒng)中.

實現(xiàn)時，將N個x（n）的各位數(shù)據(jù)并行輸入，在一個時鐘周期內(nèi)同時求得B+1個映射f［h（n），xb（n）］，各個映射根據(jù)所在的位數(shù)進行相應(yīng)的二次冪加權(quán)，并將加權(quán)結(jié)果累加，在N次查詢循環(huán)后就完成了內(nèi)積的計算．全并行工作方式的硬件電路框圖見圖1．

圖1 全并行分布式算法結(jié)構(gòu)

1.2 改進的全并行分布式算法

在保證系統(tǒng)高速率的前提下，從以下3方面對全并行分布式算法進行優(yōu)化，減少硬件資源的消耗，并進一步提高系統(tǒng)速度.

1）通過分割查找表的方式對全并行DA算法進行優(yōu)化，其核心思想是將查找表的輸入地址按位分割，將一個大的查找表劃分成若干小的查找表：假定一個NL階的濾波器，可以將NL個系數(shù)分成L組，每組對應(yīng)一個查找表，即用L個獨立的N階串行DA的LUT輸出之和替代一個NL階的LUT輸出，就可將查找表的規(guī)模從2NL變?yōu)長?2N，分割后的LUT規(guī)模大大減小，只用了原來的L／2N．

2）用流水線寄存器結(jié)構(gòu)［13］實現(xiàn)對查找表結(jié)果的累加操作，雖然在資源上稍有增加，但系統(tǒng)的速度卻有明顯提升.

3）考慮到FIR濾波器系數(shù)的對稱性，存儲表可以節(jié)省一半.另外，內(nèi)插是在兩個碼片間插入0的處理，這樣的話，查找表中很大一部分數(shù)都是0，編寫只包含有效數(shù)值的子函數(shù)代替包含很多0的ROM，可進一步降低查找表的規(guī)模.

采用以上改進措施后，硬件資源使用可減少至少60%，而系統(tǒng)的速度也有顯著提升.

2 任意倍可變升采樣算法原理

2.1 插零

對于一個序列x（n），L倍插零后為

其中L為任意實數(shù)，［．］為四舍五入取整符．

x′（n）經(jīng)過傅里葉變換可得

當kL值較大時，可認為［kL］≈kL，此時

活性炭纖維具有大比表面積(1000～3000m2/g)和豐富的微孔，微孔體積占總孔體積的90%以上，其在空氣中對有機氣體的吸附能力比顆粒活性炭高幾倍至幾十倍，吸附速率快100～1000倍，同時耐酸、堿，耐高溫，可再生循環(huán)使用，是近年來應(yīng)用較多的一種吸附劑。

由此可知，即使內(nèi)插倍數(shù)L為小數(shù)，當其值較大時，仍然滿足頻域的L倍壓縮規(guī)律．

2.2 濾波

插零完成后，頻譜被壓縮了L倍，出現(xiàn)了頻譜鏡像分量，為了濾除鏡像，應(yīng)通過一低通濾波器，其理想響應(yīng)為

那么，算法的目標就是要尋求滿足該條件的濾波器.

為了實現(xiàn)升采樣倍數(shù)L在一定范圍內(nèi)靈活可變，首先構(gòu)造一個大內(nèi)插倍數(shù)Lmax對應(yīng)的低通濾波器，并將其系數(shù)存入表中．該濾波器頻率響應(yīng)逼近于

它對應(yīng)的時域序列為htable（n）．

此時對htable（n）進行M倍抽取，其中

得到的濾波器系數(shù)序列為

至此，通過改變M就得到了不同內(nèi)抽倍數(shù)L對應(yīng)的低通濾波器系數(shù)h（n）．

h（n）經(jīng)傅里葉變換后可推導(dǎo)得

很明顯，它即為所求的濾波器.故該方法可實現(xiàn)［2，Lmax］范圍內(nèi)的任意倍升采樣，且可通過M靈活改變．當L和M為小數(shù)時，L值越大升采樣性能越優(yōu)．

3 任意倍可變升采樣算法的硬件實現(xiàn)

該算法首先構(gòu)造出一個滿足設(shè)計要求的高階數(shù)字FIR濾波器；然后通過查找表的方式，建立特定的地址映射關(guān)系，每個時鐘周期從表中取出若干個系數(shù)進行運算，從而避免了大量不需要的計算，使得運算量大幅度減小，有效提升算法的執(zhí)行速率.對于不同的升采樣倍數(shù)，算法采用通用的硬件實現(xiàn)結(jié)構(gòu)，具體的FPGA實現(xiàn)過程如下.

3.1 查找表的建立

構(gòu)造合適的高階數(shù)字FIR低通濾波器以建立查找表.Lmax倍內(nèi)插需通過截止頻率為π／Lmax的低通濾波器，其時域形式為h（n）=sin c（πn／Lmax），即連續(xù)函數(shù)sin c（πt）的離散形式．根據(jù)窗函數(shù)設(shè)計法，首先由濾波器通帶波紋和阻帶衰減等具體設(shè)計指標，選取合適的窗函數(shù)；然后由過渡帶寬要求，計算得出大采樣倍數(shù)Lmax對應(yīng)的高階FIR濾波器的階數(shù)（通常取為Lmax的整數(shù)倍），由此可以得到所需sin c（πt）的主瓣與旁瓣，每個瓣中有Lmax個系數(shù)．截取的sin c（πt）離散化后加上選取的窗函數(shù)．將每個瓣的波形數(shù)據(jù)量化后寫到不同的查找表中，完成查找表的建立．

查找表中存儲的是一個高階數(shù)字FIR濾波器系數(shù).在實際應(yīng)用中，可根據(jù)實際的升采樣倍數(shù)，從查找表中取出相應(yīng)系數(shù)，從而可靈活地構(gòu)造出所需的FIR濾波器.由于采用存儲器查找表的實現(xiàn)方式，它具有讀取速度快，實現(xiàn)速率高的優(yōu)點.

3.2 任意倍靈活可變升采樣的實現(xiàn)

查找表建立完成后，產(chǎn)生讀取查找表的地址，即可啟動運行.算法中通過隨時改變該地址變量，實現(xiàn)任意倍靈活可變的升采樣.因此，查找表的地址映射是該算法的一個關(guān)鍵問題.

對于整數(shù)L倍的升采樣，每個瓣中需要取L個數(shù)構(gòu)成濾波器的系數(shù)．即在每個查找表中按照取數(shù)步長均勻地抽取L個數(shù)．而對于小數(shù)L倍的升采樣，取數(shù)時將每個查找表看作是首位相接的一個圓，在每個查找表中按照取數(shù)步長均勻地取出L個數(shù)．可看出，假設(shè)小數(shù)倍內(nèi)插中第一次取數(shù)從零相位開始，那么第二次取數(shù)時，由于末尾不足一個步長，就使得初始相位不再是零相位．取數(shù)步長為查找表的總長度與升采樣倍數(shù)的商，它可通過控制字來實現(xiàn)，由此計算出每次取數(shù)的地址．其中，控制字=2n／升采樣倍數(shù)，n為控制字的位寬，其值越大則分辨率越高．

得到控制字后，根據(jù)實際情況設(shè)置查找表的初始相位，由相位累加器即可得到查找表地址.控制字決定了查找表中取出的濾波器系數(shù)的地址，更改控制字即可隨時改變每次取數(shù)構(gòu)造的FIR濾波器的形狀，從而靈活地改變升采樣的倍數(shù)，實現(xiàn)倍率可變的升采樣.

3.3 信號合成

升采樣技術(shù)先將數(shù)據(jù)插零，將一個數(shù)據(jù)變?yōu)長個數(shù)據(jù)，于是每個時鐘（采樣后的時鐘）周期都要對這L個數(shù)進行乘法運算．而事實上這L個數(shù)中僅有一個數(shù)據(jù)是有效數(shù)據(jù)，其余均為零，即L-1個數(shù)的運算都浪費了．因此，在本算法中，將輸入數(shù)據(jù)和濾波器系數(shù)采用不同的處理時鐘，數(shù)據(jù)使用的是升采樣前的時鐘信號，而系數(shù)使用的是升采樣后的時鐘．在系數(shù)時鐘周期內(nèi)，從表中取出一個系數(shù)與這個數(shù)據(jù)運算，極大的減小了運算量．L個系數(shù)時鐘周期后，表中的數(shù)取完，這時數(shù)據(jù)時鐘一個周期結(jié)束，下一個數(shù)據(jù)進入，而查找表又回到表頭，開始新一輪的取數(shù)．

數(shù)據(jù)與系數(shù)同步之后，將它們分別相乘，相乘后的結(jié)果通過流水線寄存器結(jié)構(gòu)進行累加，所得即為任意倍升采樣后的結(jié)果.圖2為基于查找表的任意倍升采樣的流程框圖.

圖2 基于查找表的任意倍升采樣的流程

4 算法硬件仿真及驗證

4.1 仿真條件

為驗證算法在高速率時鐘下的正確性及可行性，本文采用Quartus 13.1開發(fā)環(huán)境編寫Verilog代碼，選用Altera公司的EP4SGX70HF35I3 FPGA芯片搭建硬件測試電路.

其中，F(xiàn)IR脈沖成型濾波器：內(nèi)插倍數(shù)為16，階數(shù)為96，采用改進的全并行分布式DA算法，并加上流水線寄存器來實現(xiàn)；任意倍升采樣：查找表中存儲的FIR濾波器系數(shù)個數(shù)為212，這意味著內(nèi)插倍數(shù)范圍為2～212，控制字位寬為20.若將2.344 MHz的數(shù)據(jù)升采樣到300 MHz，則控制字設(shè)置為220×2.344÷ 300=8 192.873 81，近似為8 193，十六進制表示即0x02001.

4.2 仿真結(jié)果

將程序下載至硬件測試電路，通過對比輸出波形與理論仿真結(jié)果，驗證高速率時鐘下系統(tǒng)的正確性.圖3為理論仿真結(jié)果；圖4為對應(yīng)的硬件電路輸出波形.最上面是基帶信號源，中間是脈沖成型濾波的輸出，最下面是升采樣輸出.

圖3 理論仿真結(jié)果

圖4 硬件電路輸出波形

對比圖3、4可得，在300 MHz的高速工作時鐘下，硬件測試電路輸出波形與理論仿真結(jié)果一致，驗證了本算法在高速時鐘下的正確性.進一步通過Quartus 13.1的時序分析，可知系統(tǒng)時鐘速率最高可達425.05 MHz.需要注意的是，由于查找表中存儲的高階FIR濾波器的系數(shù)有限，故升采樣倍數(shù)不能大于每個查找表中的系數(shù)個數(shù).在該可調(diào)范圍內(nèi)，控制字可根據(jù)實際的升采樣倍數(shù)靈活配置：控制字=2n／升采樣倍數(shù)，n為控制字的位寬．

5 結(jié) 語

本文結(jié)合改進的全并行分布式算法和流水線設(shè)計結(jié)構(gòu)，實現(xiàn)了基于查找表法的高速率脈沖成型濾波器.在理論上該濾波器不僅具有任意倍（包括整數(shù)倍和小數(shù)倍）升采樣功能，而且還有占用資源低、靈活性強、速率高、性能優(yōu)良的特點.最后，通過實際硬件電路測試，驗證了文章算法的正確性和可行性，算法可在高速率下靈活實現(xiàn)具有任意倍升采樣的脈沖成型濾波.

［1］樊昌信，曹麗娜，通信原理［M］.北京：國防工業(yè)出版社，2007.

［2］KUNG H T.Let′s design algorithms for VLSI systems［C］／／Proc Caltech Conf on VLSI：Architecture，Design，F(xiàn)abrication.Pasadena：California Institute of Technology，1979：65-90.

［3］李虎虎，羅豐.基于CSD算法的高階FIR濾波器優(yōu)化設(shè)計［J］.雷達科學(xué)與技術(shù)，2006（6）：377-381.

［4］KUMAR PM，CHANDRASEKARAN S，AMIRA A.FPGA realization of FIR filters by efficient and flexible systolization using distributed arithmetic［J］.IEEE Transactions on Signal Processing，2008，56（7）：3009-3017.

［5］KIM M S，KIM D I，CHUNG JG，et al.Look-up tablebased pulse-shaping filter design［J］.Electronics Letters，2000，36（17）：1505-1506.

［6］楊小牛，樓才義，徐建良.軟件無線電原理與應(yīng)用［M］.北京：電子工業(yè)出版社，2001.

［7］ERUP L，GARDNER FM，HARRISR A.Interpolation in digital modems-part II：implementation and performance［J］.IEEE Trans on Communications，1993，41（6）：998-1008.

［8］李天昀，許漫坤，葛臨東.取鄰抽取任意倍數(shù)采樣率變換算法性能研究［J］.數(shù)據(jù)采集與處理，2012（2）：254-258.

［9］蔣天立，吳迪，彭華，鞏克現(xiàn).任意倍數(shù)重采樣結(jié)構(gòu)參數(shù)優(yōu)化選擇［J］.信息工程大學(xué)學(xué)報，2014（3）：337-343，379.

［10］LONGA P，MIRI A.Area-efficient fir filter design on FPGAs using distributed arithmetic［J］.IEEE International Symposium on Signal Processing and Information Technology，2006（8），248-252.

［11］HUANG W，KRISHNAN V.Design analysis of a distributed arithmetic adaptive FIR filter on an FPGA［J］. System＆Computers，2003，1（9）：26-30.

［12］WANG Sen，TANG Bin.Distributed arithmetic for FIR filter design on FPGA［J］.IEEE ASSP Magazine，1989（7）：14-19.

［13］楊洪軍，王振友.基于分布式算法和查找表的FIR濾波器的優(yōu)化設(shè)計［J］.山東理工大學(xué)學(xué)報（自然科學(xué)版），2009（5）：104-106.

［14］NARASIMHA M，PETERSON A.On using the symmetry of FIR filters for digital interpolation［J］.IEEE Transactions on Acoustics Speech and Signal Processing. 1978，26（3）：261-268.

（編輯苗秀芝）

A new high-speed pulse shaping algorithm w ith arbitrary up-sam pling rate

LIANG Tingting，CHIYonggang，LIU Junjun，WU Fenghui
（Communication Research Center，Harbin Institute of Technology，150001 Harbin，China）

To solve the problem of pulse shaping with arbitrary up-sampling rate in the high speed digital communication system，a new general high-speed algorithm based on look-up table is proposed，which can flexibly change sample rate.The algorithm uses FIR filter structure to realize arbitrary and flexible up-sampling rate conversion within in a range，bymapping different sample-rate conversion to the address problemof look-up table. Meanwhile，the proposed algorithm combining with pipeline structure and improved full parallel distributed arithmetic（DA）realizes the pulse shaping filter function at high speed，which is also validated through hardware platform.The proposed algorithm not only occupies less resource，but also implements at high speed with strong stability.In addition，the algorithm can flexibly realize arbitrary up-sampling rate conversion within a range.

pulse shaping；distribute arithmetic；arbitraryup-sampling rate conversion；look-up table

TP391.9

：A

：0367-6234（2015）11-0053-05

10.11918／j.issn.0367-6234.2015.11.009

2014-12-21.

梁婷婷（1990—），女，碩士研究生.

梁婷婷，a598506173＠126.com.