淺談晶體管技術的領域趨勢

畢坤

【摘要】 晶體管技術在許多領域都有十分重要的作用。22nm及以下級別的晶體管是當前的晶體管技術的重點研究對象。本文對晶體管技術做了簡單介紹，從IBM、Intel以及TSMC等方面深入分析了晶體管技術的領域趨勢，以期對相關工作起到一定指導作用。

【關鍵詞】 晶體管技術 IBM Intel TSMC 領域趨勢

晶體管在電子電氣行業運用十分廣泛，對相關行業的進步發展起到了積極的推動作用。晶體管的分類眾多，不同的技術能夠制造出不同功能、不同用途的晶體管。只有對晶體管技術的領域趨勢形成深刻認識，才能在實際工作中有所側重，促進相關技術不斷進步。

一、晶體管技術

從基本性質而言，晶體管屬于半導體元器件，能夠實現調制信號、穩定電壓、整定電流、檢測波形、放大信號以及電路開關等諸多功用。在作為電路開關時，晶體管可以實現超高速切換，其切換速度能夠超過100GHz，遠遠優于傳統開關。晶體管具有極性，按照極性可以將其分為三種用途。第一種是利用發射級進行接地，其又被稱為CE組態或是共射放大。第二種是利用基極進行接地，其又被稱為CB組態或是共基放大。第三種是利用集電極進行接地，其又被稱為CC組態或是共集放大。

晶體管最常使用的地方是電控開關或放大器，是手機、電腦等諸多電子產品中的重要部件。在晶體管技術不斷發展的過程，晶體管的體積不斷縮減。比如，在2006年，Intel宣布研發45nm級別的晶體管，主要英語各類計算機。到2010年，NVIDIA成功研制出含有30億個40nm級別晶體管的GF110核心。到2011年，Intel宣布成功研制出了22nm級別的3D晶體管。在此之后，多家企業宣布將進一步開發14nm級別的晶體管技術。

二、晶體管技術的領域趨勢淺析

2.1 IBM晶體管技術發展趨勢

IBM在晶體管技術上具有較高水平，其主要通過ETFD-SOI技術在22nm節點，以解決相關問題，下圖1所示即為其具體的解決辦法。

基于上圖所示的原理，IBM研制出了PMOS晶體管，該晶體管基于ET-FD-SOI技術，基本尺寸極小。在符合22nm晶體管節點的基本標準的情況下，PMOS晶體管在驅動電流以及靜電特性等方面具有良好的表現，完全達到了預期中的效果。值得注意的是，該晶體管是用來金屬柵結構，金屬柵結構使用了高K介質。這種金屬介質的基本特性為1V的VDD，25nm的Lgate，3.5nm的S溝道層厚度，15nm的隔離層厚度，13pA/um的IGIDL，553uA/um的導通電壓，0.9nA/ um的Ioff，100mV/V的DIBL，83mV/dec的亞閾斜率。

2.2 Intel晶體管技術發展趨勢

Intel是的晶體管技術水平很高，相對于全行業而言，其晶體管技術是處于頂級層次的。根據Intel內部經理Mark Bohr對晶體管技術的介紹，體硅技術在22nm級別的晶體管中還將繼續進行使用，但是會減少SOI技術的投入。其表示SOI屬于一種全耗盡型的技術，對于晶體管的使用存在一定的負面影響。在這一背景下，Intel公司將會加強3D互聯技術的開發研究，這一技術是以TSV芯片作為基礎，能夠實現更加強大的功能。在2013年，Intel發布了一塊22nm級別的測試芯片，其帶有周邊邏輯電路以及SRAM矩陣，并且采用了一些新型或是改進工藝。具體而言，該測試芯片的主要技術包含了兩個方面。其一，該芯片采用了金屬柵和極高K等相關工藝，其主要就是在升級了高K工藝以及金屬柵工藝，使其在芯片中表現出更好的性能。其二，采用了gate-last HKMG技術，該技術是該型技術的第三代，在金屬柵極和門極絕緣層等工序上能夠避免高溫退火，減小芯片受到的影響。

2.3 TSMC晶體管技術發展趨勢

對TSMC而言，其放棄了22nm級別的晶體管技術研究，轉而開發20nm半節點晶體管技術。其主要通過CMOS技術進行20nm級別的晶體管研制，放棄了SOI、FinFET等技術。在2012年，TSMC就已經開始了20nm級別晶體管的實驗性生產，其主要利用了五個方面的技術。首先，延用了20nm沉浸光刻技術，將源掩碼和雙圖形部署到了晶體管之中。其次，使用了常數K為2.3的ultra-low-K技術，并且找到了新的低阻材料來代替原本的K材料。再次，在20nm的節點上，創新使用了布局設計或是patterning技術。再次，使用了high-k/metal-gate（HKMG）技術和應變工程第五代技術。最后，針對NMOS以及PMOS使用了后柵工藝，兩者之間具有不同等級的金屬柵。通過這五種技術的運用，20nm級別的晶體管表現出了某些良好的性能。比如閘密度是28nm級別晶體管的兩倍之多，芯片效能和成本的比值也優于22nm級別的晶體管。

2.4 Toshiba晶體管技術發展趨勢

Toshiba是一家日本企業，關于該企業的晶體管技術并未有太多的相關信息，通過已經披露的信息，可以看出其對22nm級別發熱晶體管技術并沒有投入太多研究，和TSMC一樣，Toshiba對晶體管技術的研究主要集中在20nm級別。結合實際情況而言，Toshiba研制出來可用于EUV光刻的光刻膠，而EUV光刻還屬于一種未來技術，只有理論構想，還沒真正實現。在2010年，Toshiba就已經建成了完整的NAND20nm級別晶體管的生產線，稱為全球首個實現大規模生產的企業。在20nm級別晶體管技術不斷發展的過程中，Toshiba對部分技術進行了改良。

比如，由于SOI厚度的變化會影響晶體管元器件的基本特性，通過對晶體管溝道實現材料無摻雜技術，可以有效解決這一問題。在生產晶體管時，ETSOI層會出現一定量損耗，針對這個問題，可以通過零硅損失技術，改善ETSOI和高K的刻蝕，選擇性使用MG RIE和HK技術，以此降低ETSOI層在生產過程中發生的損耗。密度和集成度是20nm級別晶體管研制過程中的一個重點，Toshiba通過TSV互聯技術以及3D堆疊封裝技術，有效解決了這一問題。

2.5 SiGe FET晶體管技術

SiGe FET晶體管技術具有很長的發展歷史，其發展歷經了三個階段，從外延技術到SiGe HBT技術，再到SiGe BiCMOS技術。通過這一發展階段不難看出，SiGe BiCMOS技術在未來一段時間內，都將是晶體管技術的主流技術之一。而SiGe FET技術主要是對MODFET使用的。MODFET又可以分為絕緣柵和調制摻雜兩類，對SiGe FET技術的要求較高。總而言之，SiGe FET技術發展還屬于初級階段，基于該類技術的龐大發展基礎，該技術以及相關技術產品必定會快速發展。

三、結束語

晶體管技術對電子領域的發展具有十分重要的推動作用，從當前實際情況而言，IBM、Intel、TSMC以及Toshiba等企業都對晶體管技術有著各自的規劃與布局。可以預見，在不遠的將來，晶體管技術在22nm、20nm以及更微級別都會實現快速進步。

參 考 文 獻

[1]時海鑫.晶體管技術領域趨勢分析[J].電子測試，2014，11：123-125.

[2]劉燕，陳興文.基于虛擬技術的晶體管特性測試[J].大連民族學院學報，2011，03：260-263.

[3]辛啟明，劉英坤，賈素梅.SiGe異質結晶體管技術的發展[J].半導體技術，2011，09：672-676+729.