耦合電感技術(shù)的優(yōu)勢

摘要：本文通過分析耦合電感技術(shù)優(yōu)勢，比較耦合電感技術(shù)與傳統(tǒng)電感技術(shù)的設(shè)計對比，利用耦合電感提高系統(tǒng)性能。本文網(wǎng)絡(luò)版地址：http：//www.eepw.eom.cn/article/273276.htm關(guān)鍵詞：耦合電感；傳統(tǒng)電感；電源拓撲；電流紋波DOI：10.3969/j.issn.1005-5517.2015.4.017

引言

耦合電感常用于多相電源拓撲，充分利用其相間磁耦合電流紋波相抵消的技術(shù)優(yōu)勢。使用普通分立式電感時，一般只在多相降壓轉(zhuǎn)換器輸出抵消電流紋波。當(dāng)這些電感通過磁耦合時，電流紋波抵消作用到所有電路元件：MOSFET、電感線圈、PCB走線。所以，所有相開關(guān)操作僅影響到單相，從而減小電流紋波幅值、頻率倍增。減小電流波形的RMS有助于提高電源轉(zhuǎn)換效率，或減小磁元件、獲得較快的瞬態(tài)響應(yīng)，并進而減小輸出電容需求。耦合電感與傳統(tǒng)電感設(shè)計的對比

傳統(tǒng)非耦合降壓轉(zhuǎn)換器的峰一峰電流紋波可表示為式l，其中VIN為輸入電壓，Vo為輸出電壓，L為電感，D為占空比（對于降壓轉(zhuǎn)換器，D=VO/VIN），F(xiàn)s為開關(guān)頻率。

對于帶有耦合電感的降壓轉(zhuǎn)換器，當(dāng)D l/Nphases時，電流紋波為式2；其中p= Lm/Lk為耦合系數(shù)（Lm為勵磁電感或互感；Lk為漏感），Nphases為耦合相數(shù)。該式僅限于D

與式1相比，式2中的附加乘數(shù)取決于應(yīng)用條件，隨占空比、耦合系數(shù)以及耦合相數(shù)變化。圖l所示為分別采用210nH分立或耦合電感的4相降壓轉(zhuǎn)換器的歸一化電流紋波。用最大電流紋波對電流紋波進行歸一化，即D=0.5時分立電感的紋波f所以D=0.5時，分立電感的歸一化電流紋波為1）。如曲線所示，對于12V轉(zhuǎn)換為1.8V的典型應(yīng)用，D=0.15。

從圖l可以看出，所有電源電路中由于采用耦合電感使得紋波電流大幅抵消。注意，在有些占空比下，電流紋波抵消明顯大于D= 0.15的情況。耦合電感的幾條曲線說明了耦合系數(shù)Lm/L的影響：Lm/L=3-7范圍內(nèi)的耦合比較實用，有些Lm/L值比較理想化、不太現(xiàn)實，例如10和磁元件：四個分立式210nH電感和單個50nH耦合電感。感謝EatonElectronics提供圖片100。如果采用分立電感的初始設(shè)計比較合理，電流紋波可以接受，那么采用耦合電感可以減小電感值并達到D=0.15下同等的電流紋波。這種條件下，50nH/相的耦合電感可提供與210nH分立電感同等的電流紋波、如圖2所示。

相同的峰一峰電流紋波對應(yīng)同等的電流波形RMS，使得所有支路的導(dǎo)通損耗和開關(guān)損耗相近，效率也相近。帶來的優(yōu)勢是：50nH電感的瞬態(tài)性能比210nH提高4倍以上，而且，您可以徹底脫離大數(shù)值、不可靠、價格昂貴且體積較大的輸出電容、只是留下本已存在的高性能陶瓷電容。

注意，對于具有快速瞬態(tài)響應(yīng)的設(shè)計，陶瓷電容總是必需的。因為只有低ESR和ESL的電容能夠滿足負載快速變化時的瞬態(tài)要求。通常增加大電容來解決分立電感的低電流擺率和相關(guān)的能量儲存問題。如果是采用耦合電感，僅僅陶瓷電容就足以滿足多數(shù)要求。

耦合電感的優(yōu)勢不止于此。耦合電感設(shè)計為負耦合，當(dāng)各相電流相等時，來自所有線圈的互感磁通彼此抵消。后一種情況通常出現(xiàn)在多相應(yīng)用，尤其是采用電流模式控制的架構(gòu)。只有漏磁通將能量儲存在耦合電感中，所以圖2所示例子的能量儲存對應(yīng)于50nH/相（而非210nH/相）。這意味著，與分立式電感相比，耦合電感小得多，并且/或者具有較高的額定飽和電流。

針對將12V轉(zhuǎn)1V、為微處理器供電的典型4相方案，對兩種磁元件配置進行比較：商用的高效分立電感FP1308R3-R21-R與50nH耦合電感CL1108-4-50TR-R，網(wǎng)上提供相應(yīng)的數(shù)據(jù)資料[7-8]。假設(shè)分立電感在PCB的最小距離為0.5mm，分立電感所占電路板面積大約為722mm2：耦合電感則只需大約396mm，已經(jīng)能夠提供好得多的性能，如圖3所示。同時，分立電感在室溫+25℃時Is=80A（無疑在較高溫度下更差），而耦合電感在+105℃時的飽和電流高于110A/相?？蓪崿F(xiàn)占位面積減小1.8倍以上，飽和電流提高1.5倍以上。

為了更好地體會耦合電感的尺寸優(yōu)勢，可考慮在該4相方案中使用分立電感（物理尺寸更窄），但這樣的電12V應(yīng)用）時多相降壓轉(zhuǎn)換器的歸一化電流紋波，是耦合系數(shù)p=Lm/Lk的函數(shù)

感會降低額定飽和電流，或者電感值比210nH小。后一種情況將進而增大電流紋波、降低效率。

假設(shè)為理想耦合（即Lm/Lk極大），可簡化式2用來降低磁耦合電流紋波的乘數(shù)，將式2簡化為式3[3]。可以明顯看出這種耦合方案的優(yōu)勢與Nphases的關(guān)系，當(dāng)然在很大程度上也與占空比相關(guān)。更確切地說，針對不同應(yīng)用，可以從占空比D=O或D=l區(qū)域獲取更大優(yōu)勢。

現(xiàn)在介紹利用耦合電感優(yōu)勢的方法。耦合電感電流紋波抵消的式2可歸納為式4。

使用較熟悉、較方便的參數(shù)、可根據(jù)參考文獻得出式4的品質(zhì)因數(shù)（FOM）9。

式5表示FOM適用于特定的占空比D范圍：其中系數(shù)k在O

圖4所示為整個占空比范圍內(nèi)，不同相數(shù)下電流紋波的減小。繪制電流紋波曲線時，假設(shè)為理想耦合，L值相同。很明顯，增加耦合相數(shù)比較有利。

注意，對于采用分立元件的一般方案，針對給定輸出電流正確增加相數(shù)是一種在成本、尺寸方面都很有優(yōu)勢的方法。對于在單芯片集成多個開關(guān)相的商用化集成方案，也非常具有吸引力。

圖4也標(biāo)記了一個特殊的占空比：D=0.15，對應(yīng)于實際例子Vo=1.8V，Vm=12V。該條件繪制成圖5所示曲線，表明耦合系數(shù)p=Lm/Lk對抵消電流紋波的影響。觀察圖4，D=0.15時，分立電感的歸一化電流紋波大約為0.5，如圖5紅色曲線所示。相同條件下，如果耦合系數(shù)非常低，4相耦合電感具有相同的電流紋波：隨著耦合系數(shù)增大，電流紋波大幅減小，見圖5。注意，電流紋波在開始下降非常快，在耦合系數(shù)較大時達到平坦，建議耦合系數(shù)大約為3至5。利用這種方法，可實現(xiàn)最大程度的電流紋波抵消。設(shè)計要點

假設(shè)我們從采用分立電感的多相降壓轉(zhuǎn)換器開始設(shè)計，目標(biāo)是利用耦合電感提高系統(tǒng)性能。如果當(dāng)前的分立電感設(shè)計具有合理的電流紋波，轉(zhuǎn)換器效率也滿足客戶要求。對于耦合系數(shù)相對實用的4相降壓轉(zhuǎn)換器，從式5得到的預(yù)期FOM曲線如圖6所示。

觀察圖6，D確定在大約0.15，可將FOM=4作為設(shè)計目標(biāo)。圖7所示為得到的電流紋波：紅色曲線表示分立電感L的初始電流紋波：兩條曲線表示不同耦合系數(shù)下L的電流紋波：最后兩條曲線表示L/4時的電流紋波。與預(yù)期一樣，D大約為0 .15時，分立電感L和耦合電感L/FOM= L/4的電流紋波相當(dāng)。

注意，根據(jù)應(yīng)用的不同，目標(biāo)占空比范圍可能不同，所選FOM可能高于D—0.15時的數(shù)值。對于典型設(shè)計，選擇FOM=4，其中利用50nH耦合電感代替210nH高效分立電感，如圖3所示。正如預(yù)期，小得多的電感值必須滿足飽和電流指標(biāo)要求，所以耦合電感尺寸比傳統(tǒng)方案小得多。選項FOM=4也使瞬態(tài)條件下的電流擺率提高4倍，所以輸出電容可減小大約4倍。

上述設(shè)計過程可應(yīng)用到任意相數(shù)。注意，所選FOM不一定單單為了改善瞬態(tài)性能。根據(jù)應(yīng)用條件和客戶要求優(yōu)先級的不同，可折中選擇FOM，例如直接減小電流紋波，進而降低電路各處的傳導(dǎo)損耗。例如，選擇FOM=4時，可以只將電感值降低2.6倍f同時也減小了提高的瞬態(tài)性能），使電流紋波減小、效率提高1.5倍。

隨著耦合電感進入不同的電源應(yīng)用領(lǐng)域，毫無疑問將有許多不同客戶從該專有技術(shù)中受益。