任意分頻器的DDS實現方法

范瑞林

(中國人民解放軍駐十一所軍事代表室，北京100012)

1 引言

隨著科技日新月異的發展，人們對時間的要求也逐漸提高，特別是軍事應用、外空探索工作的開展，需要高精度、高穩定度的頻率源，而且需求從單一的時間頻率源發展到多個標準源的同時使用。

在實際的生產和研發工作中，已經具有同時產生多種標準頻率源的應用設計，但大多采用直接的模擬分路或簡單計數器進行數字分頻，如遇到偶數分頻、奇數分頻、半整數分頻等，通過計數器或計數器的級聯構成各種形式的偶數分頻和奇數分頻［1］。本文重點闡述基于全數字DDS合成技術的任意分頻器，實現頻率準確率高，占寬比準確的多個標準頻率源同時產生的新技術。

2 傳統分頻器原理

2.1 傳統分頻基本原理

所謂分頻，就是把一個晶振或參考源信號的頻率變成成倍數地低于輸入頻率的輸出信號，如圖1所示。

圖1 傳統分頻器原理

傳統分頻器的基本原理:首先對計數器進行復位和置位操作，對于不同的輸出頻率其置位的值不同。公式如下:

式(1)中:fIN為參考頻率源，fOUT為分頻輸出，N為計數器權值。fIN為參考頻率源為晶振或外部時鐘設備;為計數器權值是通過外部控制器對分頻器的計數器進行置位得到。計數器的權值不同得到的fOUT為分頻輸出不同，在實際應用中，同時需要多個頻率源輸出時，就需要進行多個計數器的置位，進而得到不同的頻率輸出。

把輸入的參考頻率源作為計數器的驅動輸入端，在參考源脈沖的驅動下，計數器按照一定規律進行脈沖計數，對不同端口輸出的信號脈沖，就可以看作是對輸入信號的分頻。

至于分頻頻率是多少，由選用的計數器的權值所決定。如果是十進制的計數器那頻率輸出結果就是十分頻，如果是二進制的計數器那頻率輸出結果就是二分頻，還有四進制、八進制、十六進制等等。以此類類推，在資源和條件許可的情況，可以實現任意整數倍的分頻。

2.2 傳統分頻占寬比

由于傳統分頻器是采用計數器實現頻率分頻。其脈沖的占寬比主要靠傳統的D觸發器進行控制，D觸發器隨著計數器的狀態變化而進行翻轉。當計數器權值是2的倍數或2的n次方冪時，其占寬比為1∶1，但對于任意整數的分頻器，其但占空比大多不是1∶1，對于占寬比不是1∶1的情況時，其計數器權值 越大，占寬比越接近理想的1∶1。

3 基于DDS的任意分頻

現代技術的發展，大規模超大規?？删幊踢壿嬈骷S著深入應用，以其低廉的價格及靈活的應用、全新的設計方式、豐富的功能等特點全面應用于電子設計中?；贒DS(直接數字頻率合成技術)的任意分頻實現方法是采用大規模可編程器件實現。

3.1 可編程器件

在當今數字發展爆炸的時代，現場可編程門陣列(FPGA)器件在電子行業中是一顆閃亮的明星，這是一種正在不斷采用新的半導體制造工藝，邏輯容量不斷增加，應用領域不斷拓展，器件成本不斷下降的器件，隨著相應開發軟件和方法不斷的進步，呈現出一個盤古開天時期的景象。

FPGA它是作為專用集成電路領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。它的出現，可以替代幾十甚至上百塊通用IC芯片。這種芯片具有可編程和實現方案容易改動等特點。

由于FPGA芯片自身的特點，因而在可編程門陣列芯片及外圍電路保持不動的情況下，換一塊EPROM芯片，就能實現一種新的功能。它具有設計開發周期短、設計制造成本低、開發工具先進、標準產品無需測試、質量穩定以及實時在檢驗等優點。

3.2 基于DDS的任意分頻原理

DDS(直接數字頻率合成技術)技術基本原理是利用全新的FPGA現場可編程門陣列數字器件，通過循環查表法產生所需要的任意頻率的脈沖波形。DDS的基本結構電路原理可用圖2表示。

圖2 DDS原理

DDS方程如下:

其中:fOUT為DDS輸出頻率;fc為系統參考時鐘;M為頻率控制字;N為相位累加器位寬;

直接數字頻率合成(DDS)是采用全數字化技術，通過改變不同的頻率控制字M，產生各種不同頻率、不同波形信號的一種頻率合成方法，它主要由相位累加器、ROM表、數模轉換器和低通濾波器構成。

3.3 基于DDS的任意分頻實現

3.3.1 硬件實現

FPGA的應用不僅使得數字電路系統的設計非常方便，并且還大大縮減了系統的研制周期，縮小了數字電路系統的整體體積和所使用芯片的品種，而且，目前一些主流FPGA的時鐘頻率已可達數百MHz，加上它的靈活性、可編程以及強大的EDA軟件的支持，非常適合用于多種頻率同時產生的數字電路部分。系統設計框圖如下。

圖3 任意分頻器原理

圖3為任意分頻器原理框圖，系統工作時，在外部時鐘的驅動下，對頻率控制字進行相位累加，進行處理以得到相應的相位碼，然后由相位碼尋址波形存儲器進行相位碼―幅度編碼變換，再經過D/A數模變換器得到相應的階梯波，最后經過低通濾波器對階梯波進行平滑處理即可得到由頻率控制字決定的頻率可調的輸出波形。通過數據接口調整不同的頻率控制字，即可得到不同頻率的參考波形，實現任意分頻。

本系統采用的 FPGA是 Altera公司的EP2C70F672C8芯片，具有豐富的存儲器和嵌入式乘法器，這些內嵌的存儲器使我們在設計硬件電路時省去了外部存儲器。

3.3.2 DDS 核心代碼

3.3.3 試驗分析

輸入參考頻率源采用200MHz參考時鐘的DDS分頻器，任意分頻器輸出的頻率為10MHz。以下實驗結果取自泰克數字存儲示波器TDS2022B的顯示界面照片(圖4)。

3.4 基于DDS的任意分頻器性能分析

3.4.1 頻率分辨率極高

在本設計中，輸入參考頻率源采用200MHz，計數器為32位計數器，則輸出頻率為:

公式3中FCW為頻率控制字，當FCW=1時，即可得到頻率分辨率，由公式(3)得:

故其頻率分辨率為0.046Hz。從上面可以看出，只要增加相位累加器的位數N即可獲得任意小的頻率分辨率。

圖4 實際調試波形

3.4.2 頻率轉換時間短

由DDS工作原理可知，在啟動DDS任意分頻器工作后，整個DDS系統在系統時鐘的驅動下進行工作，只需經過一個系統時鐘周期之后即可按照新的頻率控制字進行相位累加。當fc=200MHz時鐘，其轉換時間越為5納秒。如果提高系統時鐘，其轉換時間還可縮小，能夠滿足實際工作中的任何需要。

4 結語

任意分頻器的DDS實現新方法采用全數字實現方式，產生的波形可以隨意選擇，只需更新FPGA中的ROM表即可;易于實現、功耗低、可靠性高，極其方便使用者的需要，易于程控、使用相當靈活，因此性價比極高。

［1］許文建，陳洪波，李 曉.利用Verilog_HDL實現基于FPGA的分頻方法［EB/OL］.［2007－11－20］.http://www.poper edu.cn/releasepaper/content/200711－381.

［2］付慧生.復雜可編程邏輯器件與應用設計［M］.北京:中國礦業大學出版社，2003.

［3］王倫發，安桂生，龔享銥.基于直接數字頻率合成器(DDS)的馴鐘實現新方法［C］//中國電機工程學會.2013年會論文集.北京:中國電機工程學會，2013.