抗干擾AC/DC開關電源芯片的研究與設計

杜 斌

（桂林長海發展有限責任公司軍工事業部發射室，廣西 桂林 541000）

1 引言

AC/DC開關電源轉換器以其價格、效率、體積等優勢在小功率電源領域得到了廣泛應用，電腦、顯示器、路由器、移動設備都離不開AC/DC開關電源［1］。經過數十年的發展，開關電源的功率、工作頻率等都大幅提升，但是由于電源中的電流和電壓不能突變，交替過程中會產生功率損耗。研究表明，此損耗與頻率成線性關系，因此電源工作頻率越高，損耗也就更大。

近年來，隨著新能源技術的飛速發展，研發一種高效節能、使用年限長的電源芯片勢在必行［2］。從需求來看，電源發展趨于智能化、集成化、數字化、微型化、高頻化等方向［3］。本文基于AC/DC開關電源轉換器的工作原理，設計了一種PFM型恒流恒壓模式抗干擾AC/DC適配器。設計中發現誤差放大器對整個電源芯片的精度影響很大，據此提出一種組合式的誤差放大器，設置兩條不同增益的誤差放大電流，分別為40倍和400倍，將輕載到滿載的電壓輸出降低到40mV。減少了LEB結束與開關斷開的時間差，提高安全性能。經過試驗測量，發現本電源芯片抗ESD能力達到10kV，性能穩定。

2 AD/DC開關電源工作原理

AC/DC開關電源輸入信號為低頻交流電壓，輸出信號為直流電壓和電流，中間的轉換過程通過整流電路和濾波器完成。由于開關電源極易受到干擾，一般都是隔離放置。電路內部還需要升壓裝置，故器件本身體積較大。

AD/DC 開關電源工作原理是［4］：交流信號首先經過橋式整流器和PFC功率校正器，在經過EMI濾波器變成類直流信號，隨后經過升壓裝置進行耦合傳輸，開關導管完成信號輸出。開關電源一次傳遞的能量由PFM控制開關的占空比確定，在輸出端完成整流后實現AC/DC轉換。其電路結構示意圖如圖1所示。

圖1 AC/DC開關電源電路結構

上述系統一般通過光耦合將輸出的電壓信號反饋給電源芯片，圖1中的電壓信號以原邊反饋形式輸出。電源芯片負責求出參考電壓信號與反饋電源信號的誤差，并通過誤差放大器將其放大。此誤差為控制系統工作頻率和脈沖寬度的信號，直接決定占空比和傳遞能量的大小。

根據本文的相關要求，初步設置電流誤差不超過10%，電壓誤差不超過5%，輸出恒壓電壓的波動值小于0.2V，電源轉換效率不低于70%，電磁干擾裕量設置為6dB，抗ESD能力達到8kV以上。選用PFM型恒流恒壓模式抗干擾AC/DC適配器，芯片內部系統框架如圖2所示。

圖2 電源芯片內部系統框架

3 芯片重要模塊電路研究

芯片中至關重要的模塊就是帶隙基準電壓源，其作為整個電路原始電壓參考值，影響著整個系統的性能［5］。帶隙基準電壓源電路穩定后才能提供參考電壓Vref，此電路的電壓由VCC提供，變化范圍在9V－18V，工作環境欠佳。本文對其進行改進，將VCC的電壓降低到 6V，再通過高壓管給芯片帶隙基準電壓源供電，這樣可以使電壓源較為穩定。改進之后，芯片核心電路不在需要高壓管，會節省其體積并降低制造成本。

低壓線性差穩壓源可以給芯片內部電路供電，并供給一些偏置裝置。一般情況下，低壓線性差穩壓源的供電能力要不低于2mA，此為電路的滿載電流。電流過低，低壓線性差穩壓源的電壓將會降低，導致電路無法工作。

誤差放大器可以提高輸出電壓精度，其系統電路如圖3所示。

圖3 誤差放大器電路

傳統放大器的輸出電壓為：

式中：VH為誤差放大器的正端電位，V；Vref為誤差放大器的負端電位，V；gm為跨導，S；R0為上電阻，Ω；VDC是DC端的電位，V。

為了增大芯片的控制范圍，將輸出電壓的范圍設置為1V－5V，重載時的輸出電壓取1V，輕載時取5V。將其進行折算，得到的輸出電壓偏差為：

式中：R1為下電阻，Ω；NS、Naux為電感，見圖 3。

說明傳統芯片輕載與滿載變化過程會出現0.2V的電壓差。為了克服這個問題，提出一種復合放大電路，其包含快、慢兩條增益電路。在負載迅速變化時，快速通路作用；當系統接近穩定時，慢速通路作用。這樣兩個增益通路共同作用實現了電源芯片的高精度輸出，從而保證了系統的穩定性。改進的誤差放大器電路如圖4所示。

圖4 改進的誤差放大器電路圖

4 芯片系統測試

對AC/DC開關電源轉換器芯片各個部分進行設計之后，最終得到的電源芯片含有5個pin腳，其典型應用電路連接如圖5所示。

由圖5可以看出，整個芯片所需要的電量都是由電容C提供。OUT是輸出腳，可以控制開關管的連接與斷開。對芯片系統進行測試，結果如表1所示。

為了滿足不同國家的需求，芯片系統電壓選擇了90V和264V兩種初始條件。從表1中的數據分析，線損補償大約為10%，基本接近設計目標9%。整個系統補償過程為類似線性補償，最大波紋出現在電流為1050mA時，為160mV，小于200mV的設計值。系統的轉換效率約為74%，達到高效的要求。電源芯片抗干擾裕量為7.6dB，大于設計值6dB。氣隙放電模式的系統能抵抗10kV的ESD干擾。經測試，本芯片系統滿足各項設計指標。

圖5 電源芯片典型應用電路連接

表1 芯片系統板端實驗數據

5 結束語

隨著新能源技術的飛速發展，研發一種高效節能、使用壽命長的電源芯片勢在必行。本文基于AC/DC開關電源轉換器的工作原理，設計了一種PFM型恒流恒壓模式抗干擾AC/DC適配器。討論了帶隙基準電壓源、低壓線性差穩壓源、誤差放大器等模塊。設計中發現誤差放大器對整個電源芯片的精度影響很大，據此提出一種組合式的誤差放大器，設置兩條不同增益的誤差放大電流，分別為40倍和400倍，將輕載到滿載的電壓輸出降低到40mV。減少了LEB結束與開關斷開的時間差，提高了安全性能。經過試驗測量，發現本電源芯片抗ESD能力達到10kV，最大波紋為160mV，電源芯片抗干擾裕量為7.6dB，且性能穩定。希望為今后AC/DC開關電源轉換器的設計制造提供幫助。

［1］鄒愛萍.Buck型DCDC開關電源芯片工作原理分析［J］.電源技術應用，2013，05：125－126.

［2］許 幸，何杞鑫，王 英.新型高效同步整流式DC－DC開關電源芯片的設計［J］.電子器件，2006，03：643－646.

［4］常昌遠，姚建楠，譚春玲，等.一種PWM/PFM自動切換的 DC－DC 芯片［J］.應用科學學報，2007，04：433－436.

［5］應建華，張姣陽，方 超.AC/DC開關電源中溫度補償電流源的設計［J］.半導體技術，2007，11：980－983.

［6］周浬皋，李冬梅.一種高動態性能數字DC－DC算法建模與芯片設計［J］.電子器件，2010，04：399－402.