倒裝芯片封裝技術及內部應力檢測技術探析

宣 慧

（南通富士通微電子股份有限公司，江蘇南通，226006）

當前，在集成電路芯片封裝中常用的三種封裝技術包括：引線鍵合技術、載帶自動鍵合技術、倒裝芯片技術。其中，前兩種技術的芯片焊盤被限于芯片周圍，為此，I/O數較低，倒裝芯片技術能夠將芯片整個面積用以連接基板，因而有效提高了I/O數。隨著集成電路性能的逐步提高，I/O數不斷增加，較前兩種技術不同，倒裝芯片封裝技術優勢顯著，不僅 I/O密度高，而且互聯線短、互連自對準、散熱性能佳、生產率高，這使得該技術成為該領域極具吸引力的一項封裝技術，并在高頻通信、計算機、便攜式電子產品中廣泛應用。

1 倒裝芯片封裝技術分析

1.1 UBM技術

UBM技術是倒裝芯片封裝技術中的關鍵，包括三層結構：粘附層、擴散阻擋層、導電層。粘附層多涂于A1焊區及鈍化層上的Cr或Ti層，具有粘附凸點與焊盤的功能；擴散阻擋層為Cu、Ni或Mo層，避免凸點的金屬越過了粘附層，同Al焊盤共同形成金屬化合物；通常而言，導電層屬于Au、Cu層，用于同導電相連。在凸點下采用Ti：W-Cu為UBM層。在PbSn凸點、Cu層間形成Cu-Sn IMC，并將凸點同UBM連接，同凸點不同，這些IMC極易碎，會對焊點可靠性造成不良影響，特別在Sn含量較高的無鉛焊料中，這是由于Ni、Cu間IMC較Sn、Cu間IMC具有更緩慢的生長速率，為此，就無鉛焊料而言，必須采用Ni作阻擋層，也可采用厚Cu為阻擋層，但更易出現空洞，因此使用不廣泛。C4技術廣泛應用于節距超過140μm的芯片中，對于不超過140μm的芯片，可采用Cu pillar技術。

1.2 底部填充技術

在倒裝焊接結束后，需要在芯片、基板間進行環氧樹脂填充，以免芯片受到環境影響，并減小熱膨脹不適配等問題，確保應力和應變再次予以分配，提高元件可靠性。采用無流動填充工藝，在芯片、基板焊接前，將混合了助焊劑與填充物的混合劑分布于基板，再回流進行焊接，較傳統工藝而言無需采用細縫毛細管進行虹吸，將凸點回流、填充物固化相互合并，極大地簡化了工藝，提高了生產效率。此外，還應注意填充物滿足助焊、延遲固化等能力。但采用該技術在熱回流中易產生很多空穴，會對封裝可靠性造成影響。通過將二氧化硅摻于填充物中，可顯著降低其CTE，提高封裝效果。

無流動填充技術需事前于基板上進行填料分布，同表面貼裝技術不相兼容，因而推動了同SMT工藝相互兼容的晶圓級填充技術的成功，該技術成本低廉、可靠性高，首先是在凸點或晶圓上采用合適的方法，增添一層下填料，就無凸點晶圓而言，需要先進行凸點制作，再將晶圓進行切割，成為單個的芯片，各芯片能夠利用標準SMT工藝，同基板相互連接。

1.3 基板技術

傳統倒裝芯片進行基板封裝時，采用的是陶瓷基板，但成本較高，為了降低成本，有機基板應用越來越廣，其常采用的是順序堆疊結構，包括三個部分，中間的是PCB技術所制的核，核上下兩面分別為微通孔所制疊層，中間的核是用于提供足夠的機械硬度，兩邊Build-up layer，為倒裝芯片的連接提供了集成線路，適用于104/cm2I/O密度的芯片，且具有3×10-6/℃的CTE，通過對Core中的樹脂比例進行調整，可將其CTE擴展為5×10-6/℃，降低CTE，可以有效降低回流時接點的應力，確保封裝具有足夠的可靠性。

2 倒裝芯片內部應力檢測

由于倒裝芯片封裝中需經歷一個熱回流過程，此時，由于基板材料同硅質芯片熱膨脹系數具有較大的差異性，導致在高溫區時基板發生劇烈膨脹，但芯片形變較小，在焊球凝固之后，芯片同基板位置固定不變；降溫中基板收縮劇烈，此時，芯片形變較小，致使基板通過焊球給芯片了一個向內擠壓的應力，影響了芯片的性能與可靠性。

為有效提高封裝可靠性，就倒裝芯片封裝體系而言，常會于芯片、基板間進行下填料的填充。常溫情況下，下填料流動性高，于芯片邊緣加膠，則下填料受毛細作用均勻進入芯片、基板之間，并發生固化，固化后熱穩定性很高，可以將芯片同基板相固定，大幅降低封裝之后芯片、基板因CTE不匹配，所帶來的熱應力，確保封裝可靠性。但是，下填料固化時會經歷超過100℃的一個熱過程，此時，下固料發生的固化反應，會導致芯片出現應力變化，易影響芯片上器件的可靠性。

為了對倒裝芯片封裝可靠性進行檢驗，常采用熱循環實驗技術，其原理如下：循環變化的溫度環境，能夠使芯片、焊球、基板三者處于反復變化的熱應力中，繼而出現疲勞失效，這樣，采用倒裝芯片封裝體系所能承受的熱循環次數，用以對該系統的可靠性進行檢驗。具體而言，可采用壓阻應力傳感器芯片，對焊球回流中對芯片造成的應力進行測量，通過對各尺寸芯片承受的應力大小的影響進行分析，于芯片、基板之間填充性能各異的下填料，對各種下填料性能參數進行分析，對其性能參數對芯片應力所產生的影響進行分析，通過對力敏電阻、壓阻系數溫度系數進行標定，對下填料固化過程中芯片所受應力進行即時監測，并對倒裝芯片加以反復的熱循環試驗，這樣可以對熱循環過程對芯片應力產生的影響進行測量。

3 結語

近些年來，電子封裝逐步朝著更小、成本更低廉、更快的方向不斷發展，除了要求進一步縮小尺寸，提高性能以外，還要求最大限度地縮減成本。在這種情況下，倒裝芯片封裝技術應運而生，體現了這一趨勢的發展。內部熱應力會導致封裝可靠性顯著降低，為了解決這一問題，必須加強應力檢測。當前全球有很多企業均致力于研發和優化倒裝芯片封裝技術，為推動這一技術的進一步發展貢獻力量。

[1]李欣燕,李秀林,丁榮崢.倒裝焊器件的密封技術[J].電子與封裝,2010,10(09): 101-104.

[2]馬鑫,錢乙余,劉發.應力—應變場數值模擬在組裝焊點中的應用[J].電子工業技術,2011,22(02):251-255.