一種基于多線程的寬帶跳頻物理層DSP設計實現方法*

鄧 恰 王云飛

(廣州海格通信集團股份有限公司 廣州 510663)

?

一種基于多線程的寬帶跳頻物理層DSP設計實現方法*

鄧 恰 王云飛

(廣州海格通信集團股份有限公司 廣州 510663)

論文針對寬帶跳頻系統的設計實現,給出了一種基于多線程的寬帶物理層波形的DSP實現方法,詳細介紹了多線程寬帶物理層波形的框架搭建及收發流程具體實現方法,并通過硬件仿真檢驗了設計的可行性。

DSP/BIOS; 寬帶跳頻; 多線程; 物理層

Class Number TN914.42

1 引言

隨著移動通信技術的發展,各種新業務的需求不斷涌現[1～3],每種新業務都希望系統提供最高的數據速率、最低的時延和抖動。于此同時,隨著數字信號處理器(Digital Signal Processor,DSP)的發展,造就了更高級的接收機,能夠在很短的時間內處理百萬數據,從而使寬帶通信成為了可能。

在軍用通信領域,跳頻系統作為一種常用的抗干擾方式而被廣泛采用,更高的跳速意味著更強的抗跟蹤干擾和抗截獲能力,隨之而來的是實現難度的提升,帶寬和跳速的提升同時對通信系統的設計實現提出了更高了標準,要求DSP實現人員在信道編解碼、調制解調、信號檢測及均衡處理等方面都需要針對寬帶通信的特點進行重新設計,以期達到最終的設計指標。

2 設計的難點

寬帶高速跳頻系統的設計難點主要體現在如下幾個方面: 1) 高帶寬帶來的數據量激增,隨著帶寬的提升,數據樣點數據成倍增長,傳統的僅依靠DSP主頻的提升來提高運算效率的方法已經不能夠滿足數據實時性處理的需求,需要充分挖掘DSP的軟硬件處理資源來實現高效率的數據處理,如庫文件、內聯函數、編解碼協處理器(TCP、VCP)、EDMA模塊等; 2) 高跳速帶來的是每跳時間的成倍縮短,要求DSP在更短時間內同時完成更多的任務。在軟硬件處理性能受限情況下,如何能夠控制DSP來進行高效并行的數據處理顯得尤為緊迫。DSP/BIOS的使用能夠徹底解決這一問題,實現人員通過DSP/BIOS進行合理的軟件框架搭建,并根據實際需求將軟件模塊按照線程優先級進行分配,從而使系統滿負荷運行,進一步提高處理效率。

3 DSP/BIOS簡介

在嵌入式系統開發中,DSP芯片被廣泛應用于各種通信開發系統當中,為了滿足DSP芯片開發過程中的實時性需求,各種實時性操作系統被大量的引入,其中包括第三方的操作系統(VxWorks、μcOS-2等)和芯片廠商推出的針對芯片定制的操作系統如TI公司的DSP/BIOS等。

第三方實時操作系統由于應用門檻較高,需要專利授權以及技術支持薄弱而沒有得到廣泛的采用;芯片廠商針對自有芯片推出的操作系統由于定制性好,技術支持有力,移植性強而被大量的開發用戶廣泛采用,TI針對芯片開發的DSP/BIOS操作系統是一個可用于實時調度、同步以及實施分析的可裁剪內核,提供了搶占式的多任務調度機制,所有模塊可以被動態或者靜態的創建。

DSP/BIOS操作系統能夠使用戶的應用程序可以由一個線程集合構筑起來,每一個線程執行一個模塊化的功能。通過允許高優先級的線程搶占低優先級的線程,以及允許阻塞、同步、通信等各種線程間的交互方式,使得多線程的應用程序可以在一個處理器上運行。DSP/BIOS支持多種不同優先級的線程,每種線程類型都有不同的執行和搶占特性。

圖1 DSP/BIOS線程的優先級示意圖

在DSP/BIOS中,各種線程按照優先級從高到低的順序排列如下:硬件斷(HWI)有最高的優先級,然后是軟中斷(SWI),軟中斷可以被高優先權軟中斷或硬中斷搶占。軟中斷是不能被阻塞的。任務(TSK)的優先權低于軟中斷,共有15個任務優先權級別。任務在等待某個資源有效時可以被阻塞。后臺線程(IDL)是DSP/BIOS中優先級最低的線程。圖1列出了DSP/BIOS中各種線程的優先級示意。

4 物理層DSP框架設計

本文所述的寬帶無線通信系統物理層采用DSP/BIOS的多級線程進行框架搭建,成個程序框架如圖2所示,整個物理層框架由兩個FPGA外部GPIO硬中斷進行驅動,分別對應讀寫中斷和跳中斷。其中讀寫中斷的周期為20μs,用于用戶控制DSP從FPGA進行上下變頻數據的搬移,波形按跳進行切換,跳中斷的周期為0.5ms,用于用戶控制DSP進行收發過程中每跳狀態的跳轉。

圖2 物理層多線程框架

由上圖可以看出,當FPGA讀寫中斷到來時,DSP根據所處的收發狀態啟動EDMA進行數據搬移SWI,進行下變頻數據符號的讀取或上變頻數據符號的寫入操作;由于收發數據的處理任務都使用了TSK線程進行配置,因此在數據搬移完成之后啟動了一個信號量觸發SWI進行TSK信號量的觸發操作,目的是利用TSK的阻塞機制判斷資源的準備情況并實時的進行信號量觸發,啟動相應的數據處理TSK。

當FPGA跳中斷到來的時候,DSP首先會進入跳狀態控制SWI,主要功能是完成下跳狀態的配置并啟動對應的數據處理TSK。若下跳是發送狀態,則根據發送的跳類型進行同步跳發TSK或者數據跳發TSK(如圖中灰色箭頭所示);反之,若下跳是接收狀態,則根據接收跳的情況觸發對應的信號檢測TSK、同步跳收TSK或者數據跳收TSK。

后臺線程IDL主要負責系統中一些優先級較低的操作,如信令交互、狀態上報、參數的加注等,由于優先級較低,線程對軟硬件資源的占用度較低,能夠在關鍵線程執行的時間空隙進行處理,提高了處理效率。

5月，中國人民救國會一屆二中全會在上海召開，并通過了宣言。宣言指出：“今后本會仍一本過去傳統的精神，與國內各民主政團，共同努力，以爭取獨立、和平、民主的早日實現。”根據這個方針，救國會對當時的時局提出反對外國侵略勢力干涉中國內政、反對內戰、要求保障生存權等四項主張。沙千里在會上積極擁護這些主張，并充滿信心地認為，在十年前我們能結成抗戰統一陣線而取得抗戰的勝利，在今后我們必然也能結成民主統一陣線而獲得民主的成功！

5 物理層發送流程實現

系統設計中定義了兩種跳結構,同步跳和數據跳,分別用來傳遞同步狀態信息(進行系統同步)和用戶數據信息(傳遞用戶數據),發送流程的實現過程中分別針對兩種跳結構設計了對應的實現流程。

圖3給出了同步跳的發送流程,由同步跳發送流程圖可以看出,同步跳使用了卷積碼作為信道編碼方法,同步信息首先經過CRC校驗算法生成對應的CRC校驗比特;CRC校驗比特與同步信息進行拼接之后進行卷積碼編碼,編碼完成之后的信息經過BPSK調制映射成調制符號;生成的調制符號再和PN序列進行拼接并生成對應的循環前綴,就完成了同步跳的生成操作。其中,增加CRC校驗比特是為了保證同步信息的正確識別;PN序列的拼接是為了便于接收過程中的信號檢測和信道估計操作;循環前綴則是為了消除多徑延遲的影響,消除符號間干擾ICI。

圖3 同步跳發送流程

圖4 數據跳發送流程

數據跳的發送流程與同步跳類似,也是用戶信息經過信道編碼、調制、PN序列拼接和生成循環前綴操作,如圖4,此處不再贅述。

需要進行說明的是,不同于同步跳的信息采用的卷積碼編碼方式,數據跳采用了Turbo碼[7～8]進行信道編碼,并在編碼之后進行了編碼信息交織操作,擾亂了編碼信息,提高了抗干擾性能,數據跳根據速率的不同采用了不同的碼率和調制方式,可以根據實際信道傳輸條件適當采用較高的碼率和高階調制來獲得更高的用戶速率。

6 物理層接收流程實現

物理層的接收流程主要分為同步跳和數據跳接收兩個部分[9～10],本文首先來介紹同步跳接收的實現,同步跳用來進行系統同步,其接收的成功與否決定整個系統是否同步。因此,同步跳接收流程的設計實現是決定整個系統成功的關鍵,由圖5可以看出,在同步跳接收過程中,首先要進行信號檢測,信號檢測的目的是完成同步跳的識別,由于同步跳PN序列采用了相關性較強的ZC序列(歸一化自相關為1,互相關為0),程序設計實現過程中使用本地PN同接收信號進行PN相關的方法進行信號檢測,通過PN相關峰的能量來判斷同步跳的到達與否,當系統識別到PN相關峰的能量超過某一門限時,即認為信號檢測到達,開始同步跳接收操作。

圖5 同步跳接收流程

在信號檢測完成之后,進行多徑位置識別操作,步驟是通過PN相關峰能量的累加來識別主徑的位置,作為后續數據操作的基準參考位置,當主徑位置對齊之后,就開始進行信道估計操作,目的是估計出信道的時域和頻域響應,對接收到的數據進行矯正和恢復,提高系統傳輸質量,降低誤碼率。

信道均衡通過信道估計的結果,對接收符號進行處理以抵消信道對信號的影響,從而降低碼間干擾的影響。系統采用頻域均衡的方法來進行均衡操作,之所以選擇頻域均衡主要是因為: 1) 可以考慮使用2的冪次的FFT/IFFT來實現DFT/IDFT操作; 2) 同時域均衡相比,在信道頻率選擇性較廣的情況下,頻域均衡能夠顯著的降低復雜度。

圖6 數據跳接收流程

在同步跳軟信息解調之后,采用VCP協處理器進行卷積碼譯碼操作,然后對譯碼完成的硬判決輸出信息進行CRC校驗,當CRC校驗成功時就認為同步跳接收成功,進行后續的接收流程處理。

數據跳的接收流程與同步跳類似,區別之處在于由于此時系統已經同步,不需要進行信號檢測操作,只需要進行多徑同步、信道估計、信道均衡、軟信息解調等操作,同時由于數據跳信息在Turbo編碼之后進行了交織,因此在Turbo譯碼之前需要進行一次解交織操作,最后解交織之后的軟信息使用TCP進行Turbo碼譯碼操作,得到用戶信息。

7 仿真測試

設計實現階段使用TI公司的TMS320C6416芯片進行驗證實現,并在中頻數字板上進行了收發波形的測試操作,中頻部分的截圖如圖7、圖8所示。

圖7 發送波形測試效果圖

圖7給出了發送波形的示波器截圖,通過示波器截圖可以看出,系統發送方循環發送了“同步跳+7個數據跳”的時隙結構,接收方通過中頻直接對發送的波形進行了信號檢測、同步跳的接收和數據跳的譯碼操作。

圖8 接收波形測試效果圖

圖8給出了接收流程的示波器截圖,通過示波器截圖可以看出,系統首先會進行信號檢測,當信號檢測成功之后便開始同步跳接收操作,當同步跳譯碼信息CRC校驗成功之后,便認為系統同步成功,開始進行數據跳的接收操作,數據跳軟信息解調之后便啟動Turbo譯碼操作,通過接收流程的數字探頭標記可以看出,由于系統采用了多線程,數據讀寫、Turbo譯碼與接收流程宏觀上并行執行,提高了數據處理效率。

8 結語

本文提出了一種基于多線程的進行寬帶物理層波形設計實現的方法,詳細介紹了多線程寬帶物理層波形的框架搭建及收發流程具體實現方法,并通過硬件仿真測試檢驗了設計的可行性。

綜上所述,通過設計高效靈活的物理層框架,流程模塊的優化以及芯片協處理器的使用,系統的信號處理能力能夠得到極大的提升,實現更高帶寬的無線傳輸。

[1] 尹長川,羅濤,樂光新.多載波寬帶無線通信[M].北京:北京郵電大學出版社,2004.

[2] 佟學儉,羅濤.OFDM移動技術原理與應用[M].北京:人民郵電出版社,2003.

[3] 王文博,鄭侃.寬帶無線通信OFDM技術[M].北京:人民郵電出版社,2003.

[4] TMS320C6416 Fixed-Point Digital Signal Processor, Data Sheet[S]. 2008.

[5] TMS320C64X/C64X+DSP CPU and Instruction Set Refernce Guide[S]. 2008.

[6] 沈嘉,索士強,全海洋,等.3GPP長期演進(LTE)技術原理和系統設計[M].北京:人民郵電出版社,2008.

[7] BERROU C, THITIM AJSHIMA P. Near Shannon limit error correcting coding and decoding Turbo codes[C]//Proc of ICC’93. Geneva, Switzerland: IEEE,1993:1064-1070.

[8] BERROU C, GLAVIEUX A, THITIMAJSHIMA P. Near shannon limit error-correcting coding and decoding: Turbo code[C]//Proc of IEEE ConfCommunications. IEEE,1993:1064-1070.

[9] Erik Dahlman, Stefan Parkvall, Johan Skold, Per Beming. 3G Evolution HSPA and LTE for Mobile Broadband Second Edition[S]. 2010.

[10] 3GPP TS 25.212 v6.6.0 Multiplexing and channel coding(FDD)[S]. 2005.

A Design Method of Wideband-hopping Physical-layer Based on Multithreading

DENG Qia WANG Yunfei

(Guangzhou Haige Communications Industry Group Co., Ltd, Guangzhou 510663)

In this paper, a design method of wideband-hopping physical layer is discussed, which is based on multithreading. The method of how to design the physical-layer framework using DSP/BIOS and the details of transmitting and receiving procedure are given exactly. Finally, the feasibility of the method is tested on hardware.

DSP/BIOS, wideband-hopping, multithreading, physical layer

2015年2月12日,

2015年3月25日

鄧恰,男,碩士,研究方向:DSP設計實現。王云飛,男,碩士,研究方向:數字信號處理。

TN914.42

10.3969/j.issn1672-9730.2015.08.025