寬帶PCSF雷達(dá)信號(hào)頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)

翟騰普，任麗香，劉泉華，王昊飛

(北京理工大學(xué) 信息與電子學(xué)院， 北京 100081)

?

·收/發(fā)技術(shù)·

寬帶PCSF雷達(dá)信號(hào)頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)

翟騰普，任麗香，劉泉華，王昊飛

(北京理工大學(xué) 信息與電子學(xué)院， 北京 100081)

基于脈內(nèi)相位編碼脈間頻率步進(jìn)(PCSF)雷達(dá)信號(hào)的特點(diǎn)，提出了利用復(fù)雜可編程邏輯器件、直接數(shù)字頻率合成器(DDS)和鎖相環(huán)倍頻器產(chǎn)生任意PCSF雷達(dá)信號(hào)的方法，并實(shí)際構(gòu)造了一個(gè)寬帶、低噪聲的S波段PCSF信號(hào)源。利用該方法可以實(shí)現(xiàn)對(duì)輸出信號(hào)相位的精確控制，通過(guò)選擇DDS輸出信號(hào)的頻率范圍可以減少帶內(nèi)的雜散分量。測(cè)試結(jié)果表明：該頻率源在320 MHz帶寬內(nèi)的無(wú)雜散動(dòng)態(tài)范圍為62 dBc，相位噪聲為-110 dBc/Hz@1 kHz。

脈內(nèi)相位編碼脈間頻率步進(jìn)；直接數(shù)字頻率合成；鎖相環(huán)

0 引 言

頻率步進(jìn)雷達(dá)采用頻率步進(jìn)信號(hào)實(shí)現(xiàn)大的合成帶寬和高距離分辨率，具有系統(tǒng)復(fù)雜度低且容易實(shí)現(xiàn)的優(yōu)點(diǎn)。但是，由于單個(gè)脈沖瞬時(shí)帶寬小、合成信號(hào)時(shí)間長(zhǎng)，當(dāng)實(shí)驗(yàn)對(duì)象為高速運(yùn)動(dòng)目標(biāo)時(shí)，其對(duì)雷達(dá)信號(hào)處理具有較高要求。

相位編碼信號(hào)具有較大的時(shí)寬帶寬積，克服了脈沖雷達(dá)在提高發(fā)現(xiàn)能力和測(cè)量精度及分辨率方面的矛盾[1]。采用相位編碼信號(hào)作為頻率步進(jìn)信號(hào)的子脈沖，構(gòu)成的脈內(nèi)相位編碼脈間頻率步進(jìn)(PCSF)雷達(dá)信號(hào)[2]，實(shí)現(xiàn)了脈內(nèi)相位和脈間頻率的兩次調(diào)制。因此，可以在較短時(shí)間內(nèi)實(shí)現(xiàn)大的合成帶寬，拓展了頻率步進(jìn)雷達(dá)的應(yīng)用。

本文在分析PCSF信號(hào)特點(diǎn)的基礎(chǔ)上，介紹了基于復(fù)雜可編程邏輯器件(CPLD)、直接數(shù)字頻率合成(DDS)和鎖相環(huán)(PLL)的PCSF頻率合成器的設(shè)計(jì)方法，并且基于該方法構(gòu)建了一個(gè)寬帶、低噪聲S波段信號(hào)源，并給出了其性能測(cè)試結(jié)果。

1 PCSF信號(hào)形式和解析表達(dá)式

脈沖頻率步進(jìn)信號(hào)(Stepped Frequency，SF)是一種大時(shí)寬帶寬積信號(hào)[3]，其距離分辨率ΔR取決于系統(tǒng)有效工作帶寬N·Δf，其中，N為頻率步進(jìn)脈沖串的個(gè)數(shù)，Δf為頻率步進(jìn)量。由于N太大會(huì)降低目標(biāo)數(shù)據(jù)率，因此，在給定距離分辨率的條件下，頻率步進(jìn)量應(yīng)該較大以減小N。同時(shí)，SF信號(hào)參數(shù)要求滿足緊約束條件Δf·τ≤1[4]，為獲得較大的發(fā)射信號(hào)平均功率，需增大脈沖寬度τ，減小Δf。因此，在SF信號(hào)中目標(biāo)數(shù)據(jù)率與發(fā)射信號(hào)平均功率是一對(duì)矛盾。

而在PCSF信號(hào)中，緊約束條件為Δfτc≤1[5]，使得頻率步進(jìn)量Δf受相位編碼子脈沖寬度τc約束。因此，在滿足較大Δf的同時(shí)，通過(guò)增加相位編碼長(zhǎng)度，可以保證較大τ，以滿足較大的平均發(fā)射功率，從而解決距離分辨率、目標(biāo)數(shù)據(jù)率和平均發(fā)射功率之間的矛盾。

PCSF信號(hào)波形如圖1所示，其中Tr為脈組重復(fù)周期，T為信號(hào)重復(fù)周期，N為頻率步進(jìn)數(shù)，τc為相位編碼周期，M為相位編碼長(zhǎng)度。

圖1 PCSF信號(hào)波形示意圖

相位編碼子脈沖信號(hào)的復(fù)包絡(luò)為

(1)

其中

PCSF信號(hào)的解析表達(dá)式為

u(t-iTr)e-j2π(f0+iΔf)t

(2)

常用的二相編碼序列有巴克碼、M碼等，脈內(nèi)相位編碼序列的類型和碼長(zhǎng)可以根據(jù)系統(tǒng)需要進(jìn)行選擇。以15位M碼作為相位編碼序列，Cm=1,-1,-1,-1,1,1,1,1,-1,1,-1,1,1,-1,-1,其中，{Cm=ejbm=+1,-1}為二進(jìn)制序列，則bm=0,π,π,π,0,0,0,0,π,0,π,0,0,π,π，bm反映了信號(hào)的相位變化。

2 PCSF頻率源方案設(shè)計(jì)

PCSF信號(hào)由中頻脈沖相位編碼信號(hào)和S波段頻率步進(jìn)信號(hào)通過(guò)混頻實(shí)現(xiàn)。為得到高性能的PCSF雷達(dá)信號(hào)，脈沖相位編碼信號(hào)應(yīng)保證在脈沖間具有穩(wěn)定的波形及固定相位，而頻率步進(jìn)信號(hào)應(yīng)具有低雜散和低相位噪聲的特性。

2.1 相位編碼信號(hào)設(shè)計(jì)

由于在脈沖寬度τ內(nèi)，載頻信號(hào)的相位每隔τc就要進(jìn)行一次相位編碼。因此，精確的載頻決定了相位編碼信號(hào)的相位是否只有0或π兩種狀態(tài)，從而也影響到數(shù)據(jù)處理中對(duì)接收信號(hào)的匹配濾波處理結(jié)果，進(jìn)而影響到整個(gè)系統(tǒng)的性能。

1) 調(diào)制模式

本文利用DDS可編程模式改變輸出信號(hào)頻率的內(nèi)核方程，從而產(chǎn)生精確的載頻信號(hào)。

在可編程調(diào)制模式中，頻率方程可以表示為

f0=fs×(FTW+A/B)/232

(3)

式中：FTW、A和B分別對(duì)應(yīng)DDS相應(yīng)的功能寄存器，f0/fs<1/2，0≤FTW<231，2≤B≤232-1，且A

DDS信號(hào)的相位通過(guò)16位的相位偏移字POW來(lái)控制。相對(duì)相位偏移Δθ可由下式計(jì)算

(4)

DDS信號(hào)的相對(duì)幅度范圍可由12位幅度比例因子ASF進(jìn)行數(shù)字化控制。幅度范圍的計(jì)算公式為

(5)

使用并行數(shù)據(jù)端口模式控制輸出信號(hào)的幅度和相位，相應(yīng)的參數(shù)控制字直接由32位并行數(shù)據(jù)端口提供，而功能引腳F0～F3確定了32位數(shù)據(jù)表示的參數(shù)類型。

2) 數(shù)模轉(zhuǎn)換(DAC)采樣時(shí)鐘

外部晶振輸出的100MHz高性能時(shí)鐘信號(hào)作為DDS內(nèi)部PLL的參考時(shí)鐘，經(jīng)內(nèi)部PLL倍頻后產(chǎn)生DAC的系統(tǒng)時(shí)鐘。外部100MHz時(shí)鐘信號(hào)的無(wú)雜散動(dòng)態(tài)范圍大于70dBc，相位噪聲為-146dBc/Hz@1kHz。通過(guò)設(shè)置DDS內(nèi)部PLL的倍頻數(shù)，將參考信號(hào)24倍頻后得到2.4GHz的DAC采樣時(shí)鐘。

2.2S波段頻率步進(jìn)信號(hào)設(shè)計(jì)

常規(guī)的頻率合成技術(shù)有4種：直接頻率合成、PLL頻率合成、DDS以及DDS+PLL。

直接頻率合成技術(shù)即直接將參考信號(hào)通過(guò)混頻器、倍頻器和分頻器，從而實(shí)現(xiàn)寬帶頻率合成。這種頻率合成器原理簡(jiǎn)單、頻率分辨率高、轉(zhuǎn)換速度快，但其結(jié)構(gòu)復(fù)雜、體積龐大，適用范圍有限[6]。PLL技術(shù)雖然具有輸出信號(hào)頻率高、帶寬大等優(yōu)點(diǎn)，但其輸出信號(hào)的頻率線性度差、相位誤差大且信號(hào)鎖定時(shí)間長(zhǎng)，從而限制了其在寬帶捷變頻率源中的應(yīng)用。DDS技術(shù)盡管具有頻率分辨率高、頻率轉(zhuǎn)換速度快、輸出相位連續(xù)等優(yōu)點(diǎn)，但其輸出信號(hào)帶寬有限，雜散分量較多，并且無(wú)法直接輸出高頻寬帶信號(hào)。而DDS+PLL的方法能夠充分利用DDS頻率轉(zhuǎn)換速度快、頻率分辨率高、線性度好的特點(diǎn)，同時(shí)可以發(fā)揮PLL雜散抑制好、帶寬輸出大的優(yōu)勢(shì)[7]。

本系統(tǒng)采用DDS驅(qū)動(dòng)PLL的方法產(chǎn)生S波段頻率步進(jìn)信號(hào)，但是DDS輸出信號(hào)的雜散分量較多。因此，通過(guò)選擇DDS輸出信號(hào)頻率范圍的方法，減小輸出雜散分量。DDS輸出信號(hào)的雜散分量主要分布在f=Afs±Bfo[8-9]，其中，fs為DAC系統(tǒng)時(shí)鐘，fo為DDS輸出信號(hào)，A、B為整數(shù)。為保證頻率步進(jìn)信號(hào)的低雜散特性，首先，對(duì)DDS輸出頻段進(jìn)行波段劃分，盡量避開處于帶內(nèi)的低次雜散分量；然后，利用PLL對(duì)輸出信號(hào)進(jìn)行倍頻；最終，得到高質(zhì)量S波段頻率步進(jìn)信號(hào)。

軟件仿真DAC采樣信號(hào)頻率為2.4GHz，輸出信號(hào)帶寬為16MHz，并且考慮DAC采樣頻率的2次諧波、輸出頻率的8次諧波，則輸出信號(hào)中無(wú)雜散混疊的可用頻段分布如圖2所示。

圖2 可用頻段分布圖

根據(jù)仿真結(jié)果選取可用頻段內(nèi)的171.136MHz～185.682MHz作為DDS的輸出信號(hào)范圍，設(shè)置PLL倍頻數(shù)為22，以此產(chǎn)生中心頻率為3.925GHz、帶寬為320MHz的S波段頻率步進(jìn)信號(hào)，頻率源結(jié)構(gòu)如圖3所示。

圖3 DDS驅(qū)動(dòng)PLL結(jié)構(gòu)

鎖相環(huán)的環(huán)路帶寬越大，其輸出信號(hào)鎖定時(shí)間越短，但雜散分量越多；而鎖相環(huán)的環(huán)路帶寬越小，其鎖定時(shí)間越長(zhǎng)，但雜散分量越少。考慮系統(tǒng)對(duì)跳頻時(shí)間的需求，鎖相環(huán)的環(huán)路帶寬設(shè)定為10MHz。為增強(qiáng)環(huán)路濾波器對(duì)帶外相位噪聲和雜散的抑制作用，環(huán)路濾波器選取有源三階二類增強(qiáng)型，R1、C4組成的低通濾波器可濾除相位檢波器輸出的高頻噪聲，R3、C2組成的低通濾波器可濾除運(yùn)算放大器輸出的高頻噪聲，在保證鎖相環(huán)鎖定時(shí)間的基礎(chǔ)上，盡可能減少雜散分量的影響。

2.3 基于DDS和PLL的PCSF頻率源設(shè)計(jì)

由于DDS是可編程芯片，其輸出信號(hào)的頻率和相位可通過(guò)軟件進(jìn)行控制。因此，利用DDS可以產(chǎn)生任意編碼類型、任意編碼長(zhǎng)度的中頻信號(hào)，與PLL倍頻后的頻率步進(jìn)信號(hào)混頻便可得到任意編碼類型的PCSF雷達(dá)信號(hào)。

以15位M碼為相位編碼序列的S波段PCSF雷達(dá)信號(hào)頻率合成器為例，介紹頻率合成器的實(shí)現(xiàn)方法，見圖4。

圖4 PCSF頻率源結(jié)構(gòu)圖

1通道DDS芯片工作在可編程模式下，產(chǎn)生載頻為125MHz的相位編碼信號(hào)。其中，相位編碼序列采用上述15位M碼，相位編碼子脈沖寬度為0.1μs，信號(hào)脈寬為1.5μs，重復(fù)周期為15μs。

2通道采用DDS驅(qū)動(dòng)PLL的方法，產(chǎn)生脈組重復(fù)周期為15μs、頻率步進(jìn)量為10MHz、頻率步進(jìn)數(shù)為32、中心頻率為3.925GHz、帶寬為320MHz的S波段頻率步進(jìn)信號(hào)。

經(jīng)過(guò)兩次混頻后，最終得到中心頻率為3.3GHz、帶寬為320MHz的S波段PCSF雷達(dá)信號(hào)。

利用DDS可編程模式可以對(duì)相位編碼信號(hào)的相位進(jìn)行精確控制。通過(guò)選擇DDS輸出信號(hào)的頻率范圍，再利用DDS驅(qū)動(dòng)PLL的方法可以得到高性能、低雜散的頻率步進(jìn)信號(hào)，進(jìn)而保證PCSF頻率源具有相位穩(wěn)定、輸出頻率高、輸出帶寬大的特點(diǎn)。

3 頻率源性能分析及測(cè)試

通過(guò)分析PCSF頻率源系統(tǒng)中125MHz中頻相位編碼信號(hào)的相位穩(wěn)定性以及PLL輸出的S波段頻率步進(jìn)信號(hào)的雜散分量和無(wú)雜散動(dòng)態(tài)范圍，驗(yàn)證該頻率源系統(tǒng)的性能，如圖5、圖6所示。

圖5 相位編碼信號(hào)

圖6 相位編碼信號(hào)局部放大圖

1通道產(chǎn)生載頻為125MHz的相位編碼信號(hào)，編碼序列采用15位M碼。由圖5可知，信號(hào)相位編碼為0，π,π,π,0,0,0,0,π,0,π,0,0,π,π。相位編碼子脈沖寬度為0.1μs，載頻為125MHz。因此，0.1μs內(nèi)有12.5個(gè)載頻時(shí)鐘周期，并且載頻信號(hào)波形穩(wěn)定，相位為固定的0或π。

通過(guò)測(cè)量S波段頻率步進(jìn)信號(hào)3.765GHz～4.085GHz內(nèi)的32個(gè)頻點(diǎn)可知，在320MHz帶寬內(nèi)，信號(hào)無(wú)雜散動(dòng)態(tài)范圍大約為62dBc，相位噪聲為-110dBc/Hz@1kHz左右，如圖7所示。

圖7 中心頻率測(cè)量結(jié)果

圖8為DDS輸出的頻率步進(jìn)信號(hào)，其中心頻率為3 925MHz/22，頻率步進(jìn)量為10MHz/22，頻率步進(jìn)數(shù)為32。圖9為DDS輸出信號(hào)經(jīng)過(guò)22倍鎖相環(huán)倍頻器后形成的中心頻率為3 925MHz、帶寬為320MHz的頻率步進(jìn)信號(hào)。

圖8 頻率步進(jìn)信號(hào)頻譜(倍頻前)

圖9 頻率步進(jìn)信號(hào)頻譜(倍頻后)

4 結(jié)束語(yǔ)

本文在介紹PCSF雷達(dá)信號(hào)特點(diǎn)的基礎(chǔ)上，介紹了利用DDS、CPLD和PLL頻率乘法器設(shè)計(jì)PCSF信號(hào)的方法。利用該方法可以實(shí)現(xiàn)對(duì)輸出信號(hào)相位的精確控制，并且可減小輸出信號(hào)的雜散分量。通過(guò)對(duì)實(shí)際構(gòu)造的S波段PCSF信號(hào)源進(jìn)行測(cè)試，驗(yàn)證了設(shè)計(jì)方法的可行性，為實(shí)現(xiàn)高性能PCSF雷達(dá)信號(hào)提供了設(shè)計(jì)參考。

[1] 陸錦輝, 是湘全, 丁慶海，等. 隨機(jī)二相碼脈沖壓縮雷達(dá)信號(hào)分析[J]. 電子學(xué)報(bào), 1996, 24(6): 125-127.LuJinhui,ShiXiangquan,DingQinghai,etal.Analysisofrandombinaryphase-codedpulseradarsignal[J].ActaElectronicaSinica, 1996, 24(6):125-127.

[2]SitlerKL.Highrangeresolutionprofilingusingphase-coded,stepped-frequencywave-forms[J].ElectronicsLetters, 2002, 38(1):46-48.

[3]EinsteinTH.Generationofhighresolutionradarrangeprofileautocorrelationfunctionsusingstepped-frequencypulsetrains[D].Massechusetts:MITLincolnlaboratory, 1984.

[4]LongT,LiD,WuQZ.Designmethodsforstepfrequencywaveformandthetargetpick-upalgorithms[J].SystemsEngineeringandElectronics, 2001, 23(6):26-31.

[5] 靳 凱, 王衛(wèi)東, 王東進(jìn). 一種脈內(nèi)相位編碼脈間步進(jìn)頻雷達(dá)信號(hào)的研究[J]. 中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào), 2006, 36(2): 137-142.JinKai,WangWeidong,WangDongjin.Thestudyonanewradarwaveform(PCSF)withhighrangeresolution[J].JournalofUniversityofScienceandTechnologyofChina, 2006, 36(2):137-142.

[6] 胡柳蔭. 寬帶捷變頻頻率合成器研究[D]. 南京: 南京理工大學(xué), 2010.HuLiuyin.Researchoffastwidebandfrequencysynthesizers[D].Nanjing:NanjingUniversityofScienceandTechnology, 2010.

[7] 趙志勇, 常文革, 黎向陽(yáng). 一種寬帶信號(hào)產(chǎn)生的DDSPLLHybrid新型結(jié)構(gòu)及實(shí)現(xiàn)[J]. 國(guó)防科技大學(xué)學(xué)報(bào), 2013, 35(4): 103-108.ZhaoZhiyong,ChangWenge,LiXiangyang.AnovelDDS-PLLhybridstructureforwidebandsignalgeneration[J].JournalofNationalUniversityofDefenseTechnology, 2013, 35(4): 103-108.

[8]WangHY,WangHF,RenLX,etal.LowspuriousnoisefrequencysynthesisbasedonaDDS-drivenwidebandPLLarchitecture[J].JournalofBeijingInstituteofTechnology, 2013, 22(4):514-517.

[9] 劉 林, 田進(jìn)軍, 劉朝輝. 基于DDS和直接頻率合成技術(shù)的超寬帶捷變頻源設(shè)計(jì)與實(shí)現(xiàn)[J]. 兵工學(xué)報(bào), 2010, 31(12): 1648-1652.LiuLin,TianJinjun,LiuZhaohui.Ultra-widebandfrequencyagilesourcedesignandimplementationbasedonDDSanddirectfrequencysynthesis[J].ActaArmamentarii, 2010, 31(12): 1648-1652.

翟騰普 男，1989年生，碩士研究生。研究方向?yàn)樾盘?hào)與信息處理。

任麗香 女，1971年生，博士。研究方向?yàn)閷拵Ю走_(dá)信號(hào)處理。

劉泉華 男，1982年生，博士。研究方向?yàn)槔走_(dá)系統(tǒng)與雷達(dá)信號(hào)處理。

王昊飛 男，1990年生，博士研究生。研究方向?yàn)閷拵Ю走_(dá)信號(hào)處理。

Design and Implementation of Frequency Synthesizer for Wideband PCSF Radar Signal

ZHAI Tengpu，REN Lixiang，LIU Quanhua，WANG Haofei

(School of Information and Electronics, Beijing Institute of Technology, Beijing 100081, China)

A method of producing arbitrary phase coded stepped-frequency (PCSF) radar signal was proposed based on the characteristics of this signal which incorporates complex programmable logic devices, direct digital synthesizer (DDS) and phase-locked loop-based frequency multiplexer. A S-band PCSF frequency synthesizer with low spurious noise and wideband was built using this method. With this method, phase of the output signal can be precisely controlled, and output of DDS was selected to ensure low spurs in the entire bandwidth. Experimental results demonstrate that at 320 MHz the overall spurious free dynamic range was better than 62 dBc and the phase noise was lower than -110 dBc/Hz@1 kHz.

phase coded stepped-frequency; direct digital synthesizer; phase-locked loop

10.16592/ j.cnki.1004-7859.2015.09.016

翟騰普 Email：neuq50815ztp@126.com

2015-04-08

2015-07-16

TN74

A

1004-7859(2015)09-0067-04