高速數據采集系統中USB3.0數據傳輸接口設計

楊少博，裴東興*，岳孝忠

(1.中北大學電子測試技術國家重點實驗室，太原030051; 2.中北大學儀器科學與動態測試教育部重點實驗室，太原030051)

?

高速數據采集系統中USB3.0數據傳輸接口設計

楊少博1，2，裴東興1，2*，岳孝忠1，2

(1.中北大學電子測試技術國家重點實驗室，太原030051; 2.中北大學儀器科學與動態測試教育部重點實驗室，太原030051)

摘要:高速穩定可靠的數據傳輸在高速數據采集系統中扮演著重要的角色。針對彈載電子測試儀對高速數據傳輸的要求，設計了一個基于USB3.0的高速數據采集傳輸系統。該系統數據傳輸部分采用Cypress公司CYUSB3014芯片作為接口芯片，詳細介紹了接口連接及硬件工作過程;介紹了USB3.0接口的軟件設計主要模塊，如DMA通道、GPIFⅡ可編程接口等固件編程。實際測試表明:該系統實現了數據高速可靠傳輸，固件程序能夠正常穩定的運行。

關鍵詞:存儲測試;高速數據采集;高速數據傳輸; USB3.0接口

高速數據采集系統中，為了保證處理器能夠正確的處理A/D輸出的數據，數據的正確傳輸和存儲顯得非常重要。實驗室一直致力于高速數據傳輸接口的研究，近年來隨著大容量存儲器的發展，存儲容量已經提升到GB級別，基于USB2.0的數據傳輸接口已逐漸不能滿足測試需要，USB3.0的出現為這一難題的解決提供了新的方向。在這種背景下，利用存儲測試方法［1－2］研究設計了適合在惡劣環境下實現動態測試的小型高速數據采集傳輸系統，該系統能夠放在高速炮中隨炮彈一起發射，高速采集、存儲編碼信號;隨后用超速傳輸設備USB3.0將信號傳輸顯示，并將靜態和動態的脈沖信號進行對比，更好地了解導彈、彈丸飛行過程的姿態參數的數據。本設計選用USB3.0芯片CYUSB3014作為接口芯片，不僅提高了數據傳輸的速率，還能保證數據傳輸的準確性與穩定性。

1　系統總體方案設計

圖1為實驗室為準確測量引信在膛內及飛行過程的動態參數研制的可置于引信內部的彈載電子測試儀數據采集系統。該系統把彈上動態參數測試必不可少的功能部分放置到彈載電子測試儀上，而把盡可能多的功能部分，如接口、數據處理、顯示等功能部件放置在地面。經過特殊系統校準及專門的惡劣環境可靠性考核系統考核，該系統可以適應彈載測試的惡劣環境。

圖1　彈載電子測試儀數據采集系統

彈載電子測試儀完成被測參量的獲取和存儲記錄，高強度殼體的有效防護可以提高儀器的存活性［3］。通過USB3.0傳輸接口，地面計算機完成對彈載電子測試儀的參數設置及實驗數據的讀取處理。圖中傳感器1為軸向安裝的加速度傳感器，傳感器2和3為徑向安裝的加速度傳感器，傳感器4為實驗室自制的地磁傳感器［4］。

2　USB3.0接口硬件設計

2.1USB3.0硬件工作過程

EZ－USB FX3芯片CYUSB3014由Cypress公司研發，擁有一個高性能的32 bit ARM926EJ－S微處理器［5］，該內核的工作頻率可達200 MHz，使得FX3能夠用在對數據處理要求較高的地方。芯片內部還集成了一個512 kbyte嵌入式SRAM，用來存儲代碼、配置參數，同時作為芯片內部DMA通道的緩沖區。它具備一個并行通用可編程接口GPIFⅡ(GPIFⅡ是Cypress公司USB2.0旗艦產品FX2［6］中GPIF的增強版本)，它可與任何處理器、FPGA或ASIC等進行連接。CYUSB3014有兩種配置方式:Slave FIFO模式和GPIF主控模式。本設計選用GPIFⅡ接口的Slave FIFO工作模式，與一片FPGA相連，實現高速數據傳輸系統的整個過程。USB3.0接口硬件框圖如圖2所示。

高速數據傳輸系統的硬件工作過程如下:首先，將系統與計算機相連，然后，系統上電，FX3芯片通過固化在EEPROM中固件程序加載系統，加載固件程序，調用子函數，初始化芯片內部寄存器和外圍電路狀態，USB設備被計算機正確識別后，上位機軟件通過調用DLL使USB設備進入工作狀態，執行固件中的讀數子程序并開始讀數，二者相互獨立。本系統與USB3.0通信的FPGA芯片選用EP3C40F484，它具有體積小，處理速度快和散熱性好等特點，借助FPGA強大的并行處理能力，協助FX3芯片完成高速數據傳輸。USB3.0接口為系統提供5 V電壓，900 mA電流，電源管理芯片選用TPS650243，通過轉換可以為CYUSB3014提供3.3 V電壓，為EP3C40F484提供1.2 V工作電壓。

圖2　USB3.0接口硬件框圖

圖3　CYUSB3014與FPGA、PC機接口連接

2.2CYUSB3014與FPGA、PC機接口連接

CYUSB3014與FPGA、PC機接口連接如圖3所示。USB3.0擁有8條線路:一對電源、地線和三對差分信號線。三對差分信號線分別為:D+和D－，SSTX+和SSTX－，SSRX+和SSRX－。相對與USB2.0，USB3.0新增的兩對差分信號線SSTX+和SSTX－，SSRX+和SSRX－可保證數據進行并行的收發，專用的數據發送線路和獨立的數據接收線路，支持全雙工通信［7］。同時，USB3.0還兼容了USB2.0的D+/－信號接口，從而可以與USB2.0無縫連接。相比USB2.0，USB3.0數據傳輸速率更高，理論最高傳輸速率可達5.0 Gbit/s。另外，USB3.0采用的是更加人性化的中斷驅動協議，在發出中斷請求之前，USB3.0設備處于待機狀態，不消耗電源電能［8］。

3　軟件設計

3.1USB3.0固件設計

固件是在加電后，由EEPROM加載到CYUSB3014中并在其中運行，完成接口數據傳送功能的一段程序，其作用是控制硬件來完成預期的設備功能。固件的主要功能包括:初始化設備;輔助硬件完成設備的重新枚舉(Re-Numeration)過程;對主機請求做出響應;數據的接收與發送;對中斷的處理;對外圍電路的控制等。固件框架流程圖如圖4所示。

圖4　固件框架流程圖

USB3.0與USB2.0不同之處之一就是USB3.0涉及到不同固件數據流，這大大提高了數據傳輸速度。固件設計一個很重要的工作就是建立DMA數據通道，DMA通道用來連接兩個套接字［9］。FX3提供了兩種DMA通道模式，一種是自動DMA通道，另一種是手動DMA通道。GPIFⅡ接口和USB接口只能通過DMA通道進行數據傳輸。DMA系統引擎會向微處理器發送DMA事件中斷信號，該信號用來通知微處理器有特定的DMA事件發生，當微處理器接收到特定的DMA事件時，就會調用相應的回調函數來處理這些DMA事件。手動創建DMA通道程序如下:

/*創建一個手動DMA通道* /

dmaBulkLpConfig.size = CY_FX_BULKLP_DMA_BUF_ SIZE;

dmaBulkLpConfig.count= CY_FX_BULKLP_DMA_BUF_ COUNT;

dmaBulkLpConfig.prodSckId = (CyU3PDmaSocketId_ t)(CY_U3P_UIB_SOCKET_PROD_0|

CY_FX_EP_PRODUCER_SOCKET);

dmaBulkLpConfig.consSckId = (CyU3PDmaSocketId_ t)(CY_U3P_UIB_SOCKET_CONS_0|

CY_FX_EP_CONSUMER_SOCKET);

dmaBulkLpConfig.dmaMode = CY_ U3P_ DMA_ MODE_ BYTE;

dmaBulkLpConfig.notification=CY_U3P_DMA_CB_PROD_ EVENT;

dmaBulkLpConfig.cb=CyFxBulkLpDmaCallback;

dmaBulkLpConfig.prodHeader=0;

dmaBulkLpConfig.prodFooter=0;

dmaBulkLpConfig.consHeader=0;

dmaBulkLpConfig.prodAvailCount=0;

apiRetStatus=CyU3PDmaChannelCreate

(＆glChHandleBulkLp，CY_ U3P_ DMA_ TYPE_ MANUAL，＆dmaBulkLpConfig);

3.2下位機程序設計

GPIFⅡ接口工作在Slave FIFO模式下，FPGA作為邏輯控制器，外部數字信號通過FPGA寫入FX3，再通過USB3.0接口傳輸到計算機上。GPIFⅡ一側的套接字(Socket)相當于端點。FX3可提供多達4個物理線程用于GPIFⅡ數據傳輸，將要使用的套接字映射至某個線程上，這種映射由固件完成。GPIFⅡ接口上的信號A1:A0表示要訪問的線程，數據傳輸時，DMA結構將數據映射到該線程上的套接字［10］。GPIFⅡ是一種可編程狀態機，使用GPIFⅡDesigner軟件生成GPIFⅡ波形描述符加入到固件程序中，完成相關配置。使用QuartusⅡ9.1軟件采用VHDL實現FPGA對USB3.0的邏輯時序控制，仿真結果如圖5所示。

圖5　FPGA對FX3邏輯控制仿真

DCLK為由FPGA控制GPIFⅡ的接口時鐘; SLCS為片選，低電平有效，即選中FX3芯片; SLWR為寫使能控制，低電平有效。FLAGA和FLAGB是FX3固件配置的標志位，它們可以配置為空、滿、局部空或局部滿狀態信號，由FX3內部的DMA硬件引擎控制。數據傳輸接口系統中應用FLAGA作為當前線程套接字的滿/不滿狀態標志。FIFO地址由A1:A0= 0確定線程0，FLAGA信號為高電平，表示套接字緩沖區不滿，SLCS一直處于低電平使能狀態，當應用程序通過GPIFⅡ的INT接口向FPGA發送一個高電平脈沖時，SLWR下拉至低電平，數據開始從時鐘上升沿向套接字緩沖區寫入數據，緊接著FX3會啟動DMA通道;當緩沖區被裝滿數據，FLAGA信號下拉至低電平，相應的DMA回調函數被調用。PKTEND是數據包結束信號，低電平有效; SLOE是輸出使能控制信號。

3.3驅動程序設計

Cypress公司為EZ－USB FX3系列提供的SDK開發包中含有通用cyusb3.sys驅動程序和與之相匹配的cyusb3.inf文件［11］。對于通用驅動程序而言，用戶需要做的是根據固件程序中的PID和VID來修改INF文件。固件程序中定義了VID = 04B4與PID = 00F1，修改INF文件后保存，系統就能根據INF文件識別USB3.0設備加載驅動程序，USB設備啟動后用戶就可以對它進行一些正常的操作。

4　測試結果分析

利用第3方工具軟件Eclipse IDE建立工程，調試FX3固件，自動生成ELF二進制文件，這些二進制文件在Eclipse工程中利用elf2img工具可被轉換成二進制img格式文件。硬件連接好后，利用Cypress公司提供的USB control center軟件可以下載img文件到FX3芯片中，完成固件下載。

彈載電子測試儀已在靶場進行了20余次實彈測試，成功獲取了某引信在膛內和飛行過程的加速度參數，數據捕獲率為高達96%。圖6為某次實彈測試軸向加速度測試結果部分截圖，圖7為利用Cypress公司Streamer軟件測試的該USB3.0系統的數據傳輸速率，在win7 64位操作系統下傳輸速率測試結果為191 300 kbyte/s，實現了高速數據傳輸的要求，比以往使用的USB2.0接口傳輸速率更快，并且無點的丟失。在發射的同時使用天幕靶對彈丸的初速進行測試，通過對引信軸向加速度信號的積分可得出彈丸在膛內的速度曲線，計算出引信在出炮口的最大速度和所測的初速相差6 m/s，驗證了測試數據的正確性［12］。測試結果表明本高速數據傳輸系統在測試中的可靠性和實用性，也表明本數據采集系統可控性強，傳輸速率快，數據完整，是一套成功、實用的采集系統。

圖6　加速度測試結果分析

圖7　數據傳輸速率測試

5　結論

FPGA技術與USB3.0的結合有極大的靈活性和可擴展性，基于FPGA和USB3.0的突出優點，該設計方案必將應用在更廣闊的領域。雖然已經設計出了一個高速數據采集系統，但本系統還處在研發階段，在PCB布局布線及信號和電源完整性方面仍待提高。

參考文獻:

［1］張文棟.存儲測試系統的設計理論及其應用［M］.北京:高等教育出版社，2002:34－40.

［2］祖靜，張志杰，裴東興，等.新概念動態測試［J］.測試技術學報，2004，18(z6):1－4.

［3］靳書云，靳鴻，張艷兵.彈載加速度數據記錄儀抗高沖擊設計［J］.傳感技術學報，2014，27(4):463－466.

［4］裴東興，王文武，崔春生.利用轉速測試彈丸炮口速度的方法研究［J］.兵工學報，2013，34(1):125－128.

［5］Cypress Semiconductor Corporation，EZ－USB FX3 Super Speed USB Controller［EB/OL］.www.cypress.com，2011，1－35.

［6］錢峰.EZ－USB FX2單片機原理、編程及應用［M］.北京:北京航空航天大學出版社，2006:171－176.

［7］Cypress Semiconductor.Cypress CyAPI Programmer’s Reference ［EB］.2011:12－61.

［8］劉妍秀.USB3.0體系結構及發展前景［J］.長春大學學報，2010，20(10):23－26.

［9］張聰，張濤.基于USB3.0設備控制器的固件設計［J］.電子器件，2013，36(3):384－388.

［10］USB 3.0 Promoter Group，Universal Serial Bus 3.0 Specification ［S］.www.usb.org，2008.

［11］段仲麟，何其胃.基于USB的DSP與PC的通信接口設計［J］.信息與電腦，2010，30(11):49－51.

［12］費業泰.誤差理論與數據處理［M］.5版.北京:機械工業出版社，2006:24－34.

The Design of Multi-Interface CAN Bus Detecting System*

LI Ping*，WEI Changbao
(School of Information Engineering，Huanghuai University，Zhumadian He’nan 463000，China)

Abstract:In order to make the data communication between the computer and 1553B bus much easier and faster，and improve the detection efficiency of 1553B bus equipment，a CAN bus detecting system was designed based on ARM and FPGA.With modular method for the hardware circuit，the ARM module，the FPGA module and the bus interface connecting were designed independently.The Top-Down method was used in the logic design based on FPGA.USB and Ethernet interfaces were designed based on ARM microcontroller for resolving the interface integration.Two interfaces could work independently.The results of software stimulation and hardware testing indicated that the detecting system could achieve data transmitting and detecting for CAN bus.

Key words:CAN bus; detecting system; multi-interface; modular method

doi:EEACC:720010.3969/j.issn.1005－9490.2015.04.040

收稿日期:2014－10－16修改日期:2014－11－08

中圖分類號:TP334.7

文獻標識碼:A

文章編號:1005－9490(2015)04－0912－05