基于DDS的多路可控中頻信號(hào)源設(shè)計(jì)*

喻　勇，姚志成，楊　劍，席建祥(第二炮兵工程大學(xué)控制工程系，西安710025)

?

基于DDS的多路可控中頻信號(hào)源設(shè)計(jì)*

喻勇，姚志成*，楊劍，席建祥
(第二炮兵工程大學(xué)控制工程系，西安710025)

摘要:針對(duì)多路信號(hào)拼接技術(shù)中多路信號(hào)在相位、頻率及幅值上均需達(dá)到精確可控的要求，在完成可控時(shí)鐘信號(hào)模塊設(shè)計(jì)的基礎(chǔ)上，結(jié)合AD9910具有多芯片協(xié)同工作的功能，提出了一種能夠?qū)崿F(xiàn)最高頻率可達(dá)400 MHz的多通道可控的中頻信號(hào)源設(shè)計(jì)方案。測(cè)試結(jié)果表明多通道可控中頻信號(hào)源達(dá)到了多路同步的苛刻要求，這為多路窄帶信號(hào)拼接為單路寬帶信號(hào)打下了堅(jiān)實(shí)基礎(chǔ)，提供了技術(shù)上與硬件上的支持。

關(guān)鍵詞:信號(hào)發(fā)生器;多通道可控; DDS技術(shù); AD9910

現(xiàn)代雷達(dá)不僅要完成對(duì)目標(biāo)位置、速度等信息的提取，而且要對(duì)目標(biāo)進(jìn)行成像分析和識(shí)別，因此要求雷達(dá)發(fā)射信號(hào)具有大帶寬，從而獲得很高的距離分辨力以激勵(lì)出目標(biāo)的細(xì)節(jié)特征。故設(shè)計(jì)能夠產(chǎn)生大瞬時(shí)帶寬的雷達(dá)信號(hào)發(fā)生器成為一個(gè)十分關(guān)鍵且具有重大意義的問(wèn)題［2］。

在信號(hào)生成技術(shù)領(lǐng)域，直接數(shù)字頻率合成技術(shù)(DDS)由于具有優(yōu)良的相位、頻率分辨力以及轉(zhuǎn)換時(shí)間短等突出優(yōu)點(diǎn)，已經(jīng)在許多場(chǎng)合替代傳統(tǒng)的直接頻率合成技術(shù)(DS)與鎖相頻率合成技術(shù)(PLL)。在使用DDS芯片生成雷達(dá)信號(hào)時(shí)，大部分設(shè)計(jì)人員紛紛采用提高使用芯片時(shí)鐘頻率的辦法，來(lái)達(dá)到拓寬雷達(dá)信號(hào)瞬時(shí)帶寬的目的。然而，受電路工藝和速度的限制，單片DDS電路產(chǎn)生的信號(hào)帶寬極為有限，難以滿(mǎn)足現(xiàn)代高分辨率雷達(dá)對(duì)帶寬的需求。同時(shí)，通過(guò)采用高性能器件的方法來(lái)拓寬輸出瞬時(shí)帶寬還會(huì)大大增加產(chǎn)品成本［1，3－5］。

因此，如何利用現(xiàn)有常規(guī)器件，生成大瞬時(shí)帶寬信號(hào)成為一個(gè)值得探究的問(wèn)題。信號(hào)拼接技術(shù)是利用多路窄帶信號(hào)拼接為單路寬帶信號(hào)的技術(shù)，能夠有效解決單片DDS電路輸出帶寬較窄的問(wèn)題。在信號(hào)拼接過(guò)程中，需要多路在頻率、相位與幅值上均可精確控制的信號(hào)，因此設(shè)計(jì)出能夠?qū)崿F(xiàn)各通道參數(shù)精確控制的中頻信號(hào)源成為一個(gè)關(guān)鍵問(wèn)題。

結(jié)合DDS芯片AD9910具有同步協(xié)同工作的功能，設(shè)計(jì)了一套多通道可控中頻信號(hào)源，旨在解決信號(hào)拼接過(guò)程中各通道信號(hào)需精確控制的問(wèn)題。

1　基本原理分析

1.1DDS技術(shù)特點(diǎn)［9－10］

DDS技術(shù)之所以具有如此廣闊的發(fā)展應(yīng)用前景，與其技術(shù)特點(diǎn)是分不開(kāi)的。與直接式頻率合成、鎖相頻率合成技術(shù)相比，直接數(shù)字頻率合成具有下述優(yōu)點(diǎn)。

(1)頻率切換時(shí)間短:DDS的頻率轉(zhuǎn)換可以近似認(rèn)為是即時(shí)的，因?yàn)樗南辔恍蛄性跁r(shí)間上是離散的，在改變頻率控制字K以后，只要經(jīng)一個(gè)時(shí)鐘周期之后就能按照新的相位增量累加，所以它的頻率轉(zhuǎn)換時(shí)間就是頻率控制字的傳輸時(shí)間，即一個(gè)時(shí)鐘周期Tc=1/fclk。例如fclk= 10 MHz時(shí)轉(zhuǎn)換時(shí)間為100 ns，當(dāng)時(shí)鐘頻率進(jìn)一步提高時(shí)，轉(zhuǎn)換時(shí)間將會(huì)更短。目前，集成DDS產(chǎn)品的頻率轉(zhuǎn)換時(shí)間可達(dá)10 ns的量級(jí)，目前常用的鎖相頻率合成技術(shù)無(wú)法做到的這點(diǎn)。

(2)頻率分辨率高:DDS的最小頻率步進(jìn)量就是它的最低輸出頻率，即

只要累加器有足夠的字長(zhǎng)，就能實(shí)現(xiàn)非常精密的分辨率。例如可以實(shí)現(xiàn)Hz、mHz甚至于nHz的頻率分辨率，這是傳統(tǒng)的頻率合成技術(shù)幾乎不可能達(dá)到的頻率分辨率。

(3)相位變化連續(xù):DDS改變輸出頻率實(shí)際上改變的是每次的相位增量，即改變相位增長(zhǎng)速度。當(dāng)頻率控制字改變后，它是在已有的積累相位上再繼續(xù)累加，因此相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間改變了其斜率，因而保持了輸出信號(hào)相位的連續(xù)性。這在很多相位要求嚴(yán)格的領(lǐng)域顯得十分重要。

(4)具有低相位噪聲和低漂移:DDS系統(tǒng)中合成信號(hào)的頻率穩(wěn)定度直接由參考源的頻率穩(wěn)定度決定，合成信號(hào)的相位噪聲與參考源的相位噪聲相同。在大多數(shù)DDS系統(tǒng)應(yīng)用中，一般由固定的晶振來(lái)產(chǎn)生基準(zhǔn)頻率，所以其具有極好的相位噪聲和漂移特性。

1.2實(shí)現(xiàn)DDS的技術(shù)方案分析

DDS的技術(shù)實(shí)現(xiàn)方案包括如下3種:

方案1采用分立IC電路系統(tǒng)實(shí)現(xiàn)。

一般由CPU、RAM、ROM、D/A、CPLD、模擬濾波器等組成。它的缺點(diǎn)是要通過(guò)分別搭建各個(gè)環(huán)節(jié)的電路來(lái)實(shí)現(xiàn)，給設(shè)計(jì)和實(shí)現(xiàn)帶來(lái)很多不便。

方案2采用FPAG器件實(shí)現(xiàn)DDS技術(shù)。

采用FPGA器件，將某一標(biāo)準(zhǔn)正弦信號(hào)經(jīng)過(guò)高速采樣后送到外部存儲(chǔ)器中儲(chǔ)存，然后用一個(gè)計(jì)數(shù)器產(chǎn)生地址讀出存儲(chǔ)器中的數(shù)據(jù)后送到D/A轉(zhuǎn)換器件中輸出，通過(guò)改變計(jì)數(shù)器的參數(shù)來(lái)改變地址信號(hào)。此方案的輸出波形受時(shí)鐘影響較大，且不易于控制步進(jìn)和進(jìn)行功能擴(kuò)展。

方案3采用高性能DDS專(zhuān)用芯片。

目前性能優(yōu)良的DDS芯片不斷推出，主要包括AD、Qualcomm和Stanford等公司生產(chǎn)的DDS單片電路。其中美國(guó)AD公司推出DDS系列產(chǎn)品以其較高的性能價(jià)格比，取得了廣泛的應(yīng)用。綜合考慮各通道信號(hào)相干要求、模擬輸出頻率、頻率分辨率、信號(hào)調(diào)制模式、DAC分辨率以及成本后，在設(shè)計(jì)中采用AD公司的AD9910芯片來(lái)實(shí)現(xiàn)所需功能。

1.3AD9910功能［12］

AD9910集成了14 bit的DAC，支持高達(dá)1GPS的采樣率，輸出有效信號(hào)最高頻率為400 MHz，頻率分辨率為0.23 Hz，在顯著降低了功耗的同時(shí)擁有出色的SFDR(無(wú)雜散動(dòng)態(tài)范圍)和相位噪聲性能。圖1為該芯片的主要結(jié)構(gòu)框圖，除了簡(jiǎn)單的單頻模式(Single Tone)，AD9910還可通過(guò)RAM調(diào)制、數(shù)字斜坡調(diào)制(DRG)、并行數(shù)據(jù)端口調(diào)制等多種模式編程對(duì)輸出信號(hào)的頻率、相位和幅度分別進(jìn)行控制，從而可以生成各種所需的調(diào)制信號(hào)，非常適合于復(fù)雜雷達(dá)波形生成等應(yīng)用。

圖1　AD9910功能結(jié)構(gòu)示意圖

2　電路分析與設(shè)計(jì)

2.1系統(tǒng)整體結(jié)構(gòu)分析

研究中為實(shí)現(xiàn)中頻信號(hào)源的多通道精確控制，在各個(gè)關(guān)鍵環(huán)節(jié)為達(dá)到控制要求均采用了高性能芯片以及可靠有效的設(shè)計(jì)，確保了整個(gè)系統(tǒng)多通道信號(hào)的可控性。

系統(tǒng)信號(hào)生成的核心芯片采用了DDS專(zhuān)用芯片AD9910，它的主要功能是在完成參數(shù)配置后經(jīng)時(shí)鐘信號(hào)的驅(qū)動(dòng)，根據(jù)FPGA所設(shè)定寄存器參數(shù)產(chǎn)生所需的信號(hào)樣式。

研究中為實(shí)現(xiàn)整個(gè)系統(tǒng)多通道信號(hào)的精確控制，系統(tǒng)采用了三片AD9516－4時(shí)鐘芯片構(gòu)成可控時(shí)鐘信號(hào)模塊為全局芯片提供可靠有效的時(shí)鐘信號(hào)，確保各通道信號(hào)產(chǎn)生的可控性。

在設(shè)計(jì)中為了確保信號(hào)源與上位機(jī)數(shù)據(jù)交互的通暢與便捷，采用CPCI總線來(lái)實(shí)現(xiàn)數(shù)據(jù)通信，其中采用了PCI9656接口芯片來(lái)達(dá)到簡(jiǎn)化總線設(shè)計(jì)的目的。

在信號(hào)源系統(tǒng)主控邏輯單元FPGA的選擇上，選擇XILINX公司推出的XC5VLX50－FF1153這款芯片，它的主要功能為對(duì)全局硬件資源的調(diào)度與掌控以及對(duì)DDS芯片進(jìn)行復(fù)雜的參數(shù)配置。

同時(shí)，為了提高DDS輸出信號(hào)品質(zhì)，在DDS信號(hào)輸出端設(shè)計(jì)了截止頻率為400 MHz的低通濾波器，確保輸出信號(hào)高頻雜波的濾除。

此外，為增加系統(tǒng)開(kāi)發(fā)的靈活性，設(shè)計(jì)了開(kāi)發(fā)難度較小的USB接口電路。設(shè)計(jì)中將USB芯片的地址線、數(shù)據(jù)線及控制線與FPGA相連，充分利用FPGA可編程的特點(diǎn)實(shí)現(xiàn)USB對(duì)AD9910的配置。圖2為多路可控中頻信號(hào)源的整體結(jié)構(gòu)圖。

圖2　多路可控中頻信號(hào)源整體結(jié)構(gòu)圖

2.2多通道可控電路分析

在信號(hào)拼接技術(shù)中，最難實(shí)現(xiàn)及最關(guān)鍵的技術(shù)是實(shí)現(xiàn)各通道信號(hào)在幅度、相位、頻率上的精確控制。其中，幅值與頻率的精確控制主要依靠FPGA寄存器參數(shù)的配置與DDS的協(xié)同來(lái)實(shí)現(xiàn)，而相位的精確控制需要時(shí)鐘信號(hào)的配合。在中頻信號(hào)源電路設(shè)計(jì)中，通過(guò)可控時(shí)鐘芯片模塊產(chǎn)生精確時(shí)鐘信號(hào)與AD9910同步功能相配合來(lái)完成多路信號(hào)相位的精確控制。

在所有情況中，實(shí)現(xiàn)多通道同步在一定程度上是檢驗(yàn)多通道可控性的最佳指標(biāo)。采用的AD9910能夠通過(guò)同步發(fā)生器與同步接收器配合工作，使得多器件進(jìn)入時(shí)鐘狀態(tài)匹配，在時(shí)鐘狀態(tài)匹配且狀態(tài)轉(zhuǎn)換同步的條件下，就可以實(shí)現(xiàn)多器件的相位同步。圖3為所設(shè)計(jì)的多路可控中頻信號(hào)源同步電路的示意圖。

同步多個(gè)AD9910有3項(xiàng)基本要求:一是要求提供完全一致的參考時(shí)鐘(REF CLK)信號(hào);二是要求對(duì)準(zhǔn)所有4片AD9910的SYNC_CLK信號(hào)上升沿;三是要求4片AD9910的IO_UPDATE信號(hào)完全一致。在設(shè)計(jì)中采用了三片時(shí)鐘芯片AD9516－4，分別用以實(shí)現(xiàn)同步AD9910的3個(gè)要求［12，14］。

時(shí)鐘芯片1提供AD9910的參考時(shí)鐘(REF CLK)。利用一個(gè)外部晶振和內(nèi)部PLL工作，將相位對(duì)準(zhǔn)的1 GHz參考時(shí)鐘分配給4片AD9910芯片，為各DDS芯片提供完全一致的參考時(shí)鐘。

時(shí)鐘芯片2用以向所有4片AD9910分配相位對(duì)準(zhǔn)的SYNC_IN信號(hào)。為使SYNC_CLK上升沿相位對(duì)準(zhǔn)，將一個(gè)AD9910設(shè)置為主器件，將其他DDS設(shè)置為從器件。主器件的SYNC_OUT為AD9516－4的參考輸入信號(hào)，由其緩沖并分配給所有AD9910作為SYNC_IN信號(hào)，其中SYNC_IN信號(hào)必須滿(mǎn)足各器件系統(tǒng)時(shí)鐘的內(nèi)部設(shè)置與保持時(shí)間要求。AD9910還能夠延遲主器件的SYNC_OUT，以便達(dá)到這一時(shí)序要求。為了提高靈活性，各器件的內(nèi)部SYNC_IN路徑均可獨(dú)立延遲。

時(shí)鐘芯片3用以提供相位一致的IO_UPDATE。IO_UPDATE必須滿(mǎn)足SYNC_CLK的設(shè)置與保持時(shí)間要求。此外，為達(dá)到在信號(hào)拼接時(shí)任意調(diào)節(jié)4路信號(hào)的相位差值目的，以便提高拼接信號(hào)質(zhì)量，在設(shè)計(jì)中采用AD9516－4中具有精確時(shí)間延遲調(diào)整的6號(hào)～9號(hào)通道。在實(shí)現(xiàn)4路完全同步的基礎(chǔ)上，根據(jù)生成信號(hào)的頻率、時(shí)鐘頻率，按要求調(diào)節(jié)3個(gè)時(shí)鐘芯片的4路可控延遲通道，即可達(dá)到任意精確調(diào)整4路AD9910產(chǎn)生信號(hào)相位的目的。

圖3　多路可控中頻信號(hào)源同步電路

3　實(shí)物驗(yàn)證與分析

在主控芯片F(xiàn)PGA的控制下，將控制字送入9910控制字寄存器，經(jīng)時(shí)鐘信號(hào)的驅(qū)動(dòng)芯片將按照相應(yīng)控制字產(chǎn)生特定的波形。圖4為單通道產(chǎn)生的波形圖，圖5展示各通道同步后幅值一致的效果，圖6展示各通道同步后頻率與相位一致的效果。

由于在PCB設(shè)計(jì)布線過(guò)程中難以保證所有時(shí)鐘通道產(chǎn)生的延遲均相同，因此通過(guò)設(shè)定相同的初始相位來(lái)實(shí)現(xiàn)AD9910同步，是不符合實(shí)際情況的。故在現(xiàn)有測(cè)量計(jì)算工具不足的情況下在調(diào)試過(guò)程中需依靠示波器顯示實(shí)際波形，并根據(jù)實(shí)際波形來(lái)不斷設(shè)定各通道的時(shí)間延遲值以便達(dá)到4個(gè)通道同步工作。

圖4　單通道產(chǎn)生波形圖

圖5　4通道產(chǎn)生同步波形圖

圖6　4通道產(chǎn)生同步波形圖

4　結(jié)語(yǔ)

通過(guò)設(shè)計(jì)合理的同步電路，以及示波器的補(bǔ)償調(diào)節(jié)，實(shí)現(xiàn)了4路AD9910信號(hào)發(fā)生通道的精確控制，使得各通道產(chǎn)生的波形在幅度、相位、頻率以及時(shí)間上均精確可控，為下一步實(shí)現(xiàn)信號(hào)拼接，擴(kuò)展現(xiàn)有器件輸出信號(hào)瞬時(shí)頻率，生成滿(mǎn)足高分辨率雷達(dá)信號(hào)提供了有效的技術(shù)支持。

參考文獻(xiàn):

［1］高穎.超寬帶雷達(dá)波形產(chǎn)生技術(shù)［D］.哈爾濱:哈爾濱工業(yè)大學(xué)，2006.

［2］李進(jìn)，董衡，陶鳳源.超寬帶雷達(dá)的軍事應(yīng)用及發(fā)展趨勢(shì)［J］.國(guó)防科技，2005，(6):31－34.

［3］蔡磊.多路相位可控信號(hào)源［D］.哈爾濱:哈爾濱工業(yè)大學(xué)，2006.

［4］田書(shū)林，劉科，周鵬.基于雙DDS的高速任意波發(fā)生器實(shí)現(xiàn)技術(shù)［C］//中國(guó)儀器儀表學(xué)會(huì)學(xué)術(shù)論文集.2004(4):557－560.

［5］李錢(qián)贊，張福洪.基于AD9910的跳頻源設(shè)計(jì)［J］.電子器件，2011，(4):468－472.

［6］李剛.基于多路拼接的寬帶雷達(dá)信號(hào)源的研究［D］.電子科技大學(xué)，2007.

［7］萬(wàn)永倫.寬帶雷達(dá)信號(hào)產(chǎn)生與處理技術(shù)研究［D］.電子科技大學(xué)，2007.

［8］Tierney J，Rader C，Gold B.A Digital Frequency Synthesizer［J］.IEEE Transactions on Audio and Electroacoustics，1971，19(1):48－57.

［9］王丹，李平，文玉梅.采用DDS頻率合成的虛擬信號(hào)發(fā)生器研究［J］.傳感技術(shù)學(xué)報(bào)，2007，(3):586－591.

［10］李剛，盧宗武，林凌.DDS芯片AD9854在脈搏波阻抗譜測(cè)量中的應(yīng)用［J］.傳感技術(shù)學(xué)報(bào)，2007，20(11):2492－2498.

［11］王剛，徐晚成.基于AD9910雷達(dá)信號(hào)發(fā)生器設(shè)計(jì)［J］.電子科技，2011(7):32－34.

［12］Analog Devices.AD9910 Datasheet［R］.2007.

［13］Analog Devices.AD9910/PCBZ Datasheet［R］.2008.

［14］Analog Devices.AD9516－4 Datasheet［R］.2013.

喻　勇(1990－)，男，漢族，四川成都人，第二炮兵工程大學(xué)，在讀碩士生，主要研究方向?yàn)殡姶怒h(huán)境效應(yīng)測(cè)試與控制，yuyongep@163.com;

姚志成(1975－)，男，漢族，湖南邵陽(yáng)人，第二炮兵工程大學(xué)，副教授、碩士生導(dǎo)師，主要研究方向?yàn)橄到y(tǒng)可靠性與電磁環(huán)境控制，信號(hào)檢測(cè)與估計(jì)等，yzc303@163.com。

System Design of Real-Time Localization Radio Beacon in Dynamic Environment

CAO Aoxiang1，2，ZHANG Huixin1，2，LIU Wenyi1，2*
(1.Key Laboratory of Instrumentation Science and Dynamic Measurement，Ministry of Education，North University of China，Taiyuan 030051，China;
2.Education Science and Technology on Electronic Test and Measurement Laboratory，Taiyuan 030051，China)

Abstract:Proposed a real-time locating system solution about recycling the recorder carried on rocket under dynamic environment.The search network is consisted by the beacon transmitter along with the falling recorder，the unmanned aerial vehicle in the sky and ground receiving equipment，which can achieve real-time location information of the recorder.Through the experiment，the positioning information of the recorder at a time in the air are latitude 39°04.182 64，longitude 111°44.721 32，altitude 1411.1 m; After landing position information:latitude 39°04.165 00，longitude 111°44.730 90，altitude 1 333.0 m.The result show the whereabouts trace of the recorder is drew according to the real-time position information，seeking to quick back.

Key words:circuit design; real-time localization; beacon; GPS; unmanned aerial vehicle

doi:EEACC:6210; 722610.3969/j.issn.1005－9490.2015.04.029

收稿日期:2014－10－15修改日期:2014－11－09

中圖分類(lèi)號(hào):TN47

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005－9490(2015)04－0853－05

項(xiàng)目來(lái)源:軍內(nèi)科研項(xiàng)目