基于DDS Ramped FSK技術(shù)的機(jī)車信號測試系統(tǒng)設(shè)計(jì)

楊　進(jìn)，楊　城

(1.南京鐵道職業(yè)技術(shù)學(xué)院通信信號學(xué)院，南京210035; 2.南京地鐵運(yùn)營有限責(zé)任公司通號中心，南京210012)

?

基于DDS Ramped FSK技術(shù)的機(jī)車信號測試系統(tǒng)設(shè)計(jì)

楊進(jìn)1*，楊城2

(1.南京鐵道職業(yè)技術(shù)學(xué)院通信信號學(xué)院，南京210035; 2.南京地鐵運(yùn)營有限責(zé)任公司通號中心，南京210012)

摘要:為了解決目前通用機(jī)車信號環(huán)線發(fā)送器系統(tǒng)復(fù)雜、價(jià)格貴，便攜式機(jī)車信號發(fā)送器精度和可靠性低等問題，采用DDS Ramped FSK技術(shù)設(shè)計(jì)了一種機(jī)車信號測試系統(tǒng)，該系統(tǒng)可模擬18信息、UM71和ZPW2000移頻軌道電路的信號，通過上位機(jī)控制該系統(tǒng)輸出不同的載頻和低頻編碼Ramped FSK信號，減小了對鄰近信號設(shè)備的干擾，便于車載設(shè)備解調(diào)。該系統(tǒng)結(jié)構(gòu)簡單，輸出信號穩(wěn)定可靠。

關(guān)鍵詞:機(jī)車信號;過渡頻移鍵控(Ramped FSK);直接數(shù)字同步(DDS);移頻軌道電路

近年來隨著國家鐵路大提速，機(jī)車信號已成為主體信號，鐵路行車安全被提到了前所未有的高度。機(jī)車信號設(shè)備能準(zhǔn)確無誤地接收到移頻軌道電路的信號是安全行車的前提條件，因而機(jī)車信號設(shè)備在出庫前必須進(jìn)行檢查。目前所使用的通用機(jī)車信號環(huán)線發(fā)送器系統(tǒng)電路結(jié)構(gòu)復(fù)雜，大部分設(shè)備輸出是非正交FSK信號，容易干擾其他設(shè)備;便攜式發(fā)碼器一般是用單片機(jī)設(shè)計(jì)，鋰電池供電，其連續(xù)工作時(shí)間短，精度低，可靠性不高，且輸出同樣是非正交FSK信號。一種基于DDS Ramped FSK技術(shù)(直接數(shù)字同步過渡頻移鍵控技術(shù))的機(jī)車信號測試系統(tǒng)被提出，系統(tǒng)可產(chǎn)生正交FSK信號，輸出的FSK信號頻率穩(wěn)定、精度高，對外界電磁干擾小。

1　總體設(shè)計(jì)

該測試系統(tǒng)主要由上位機(jī)專家系統(tǒng)，移頻發(fā)送器，雙面八顯示機(jī)車信號燈系統(tǒng)，測試環(huán)線，電源模塊組成。系統(tǒng)結(jié)構(gòu)圖如圖1所示。上位機(jī)含一套VC++ 6.0開發(fā)的小型專家測試系統(tǒng)軟件，根據(jù)TB/T3060—2002關(guān)于機(jī)車信號信息定義及分配標(biāo)準(zhǔn)，可模擬18信息移頻軌道電路、UM71軌道電路及ZPW2000軌道電路發(fā)送器，為機(jī)車信號設(shè)備模擬出列車在不同區(qū)間連續(xù)運(yùn)行過程中軌道電路所發(fā)出的不同的載頻和低頻信息。其中低頻為信號頻率從10.3 Hz～29 Hz，以1.1 Hz遞增，誤差小于±0.02 Hz。載頻為550 Hz、650 Hz、750 Hz、850 Hz或1 700 Hz、2 000 Hz、2 300 Hz、2 600 Hz或1 701.4 Hz、1 698.7 Hz、2 001.4 Hz、1 998.7 Hz、2 301.4 Hz、2 298.7 Hz、2 601.4 Hz、2 598.7 Hz。18信息移頻軌道電路頻偏±55 Hz，其余兩種頻偏±11 Hz。可實(shí)現(xiàn)模擬半自動區(qū)段，三顯示/四顯示閉塞區(qū)段，特殊區(qū)段多種移頻信息，實(shí)現(xiàn)機(jī)外停車，正線接車，側(cè)線接車，側(cè)線發(fā)車，引導(dǎo)接車，進(jìn)路越場接車，區(qū)間停車，區(qū)間信號點(diǎn)燈等指令功能。

圖1　機(jī)車信號測試系統(tǒng)框圖

用戶在HMI觸摸顯示屏上設(shè)置所模擬的軌道電路類型以及載頻和低頻參數(shù)。

上位機(jī)主機(jī)(PC)為系統(tǒng)核心，用于接收來自HMI顯示屏設(shè)置的編碼信息參數(shù)，并控制移頻發(fā)送器和點(diǎn)燈控制板。移頻發(fā)送器由Ramped FSK信號發(fā)生器和FSK功率放大器兩部分組成。Ramped FSK信號發(fā)生器中的單片機(jī)通過RS232接收上位機(jī)發(fā)來的載頻和低頻編碼信息，然后控制DDS芯片產(chǎn)生Ramped FSK信號。經(jīng)過電壓跟隨器匹配前后級阻抗后，再經(jīng)D類集成功放芯片放大輸出到設(shè)置在兩根鋼軌軌腰處的測試環(huán)線上，環(huán)線線徑為1 mm左右的多股銅線。

同時(shí)，上位機(jī)主機(jī)(PC)通過RS232向點(diǎn)燈控制板發(fā)送點(diǎn)燈控制信號，點(diǎn)燈控制板通過安全與門繼電器輸出電路控制雙面八顯示機(jī)車信號燈的燈位顯示狀態(tài)，電路可實(shí)現(xiàn)故障導(dǎo)向安全，信號燈能可靠顯示。

電源模塊則采用TOP224Y開關(guān)電源芯片將220 V交流電轉(zhuǎn)換成一路5 V/0.5 A直流電和兩路24 V/2 A直流電。5 V電源再經(jīng)AMS1117轉(zhuǎn)變成3.3 V分別供給Ramped FSK信號發(fā)生器，一路24 V提供給FSK功率放大器，還有一路24 V直流電提供給雙面八顯示機(jī)車信號燈顯示。

下面就系統(tǒng)最核心的部分－移頻發(fā)送器的原理及實(shí)現(xiàn)方法進(jìn)行詳細(xì)論述。

2　移頻發(fā)送器硬件設(shè)計(jì)與實(shí)現(xiàn)

2.1Ramped FSK信號發(fā)生器

目前，產(chǎn)生軌道電路移頻FSK的方法主要有4種，第1種是單片機(jī)產(chǎn)生方波后通過有源濾波器濾出正弦波，第2種是單片機(jī)控制DAC產(chǎn)生不同頻率的正弦波，第3種是FPGA芯片加外部DAC產(chǎn)生FSK信號，再通過功放輸出，第4種是單片機(jī)控制DDS芯片產(chǎn)生FSK信號。所產(chǎn)生的FSK信號既有不連續(xù)FSK，也有正交FSK。前者相位和頻率發(fā)生突變，后者相位連續(xù)，可用掃頻技術(shù)實(shí)現(xiàn)頻率漸變。不連續(xù)FSK頻帶利用率低且頻譜衰減過慢，正交FSK可使頻帶利用率提高一倍，且提高系統(tǒng)EMC能力，也便于機(jī)車信號系統(tǒng)DSP芯片對FSK信號進(jìn)行解調(diào)。

Ramped FSK信號發(fā)生器采用單片機(jī)ATmega16控制DDS芯片AD9854的方式產(chǎn)生正交Ramped FSK。移頻發(fā)送器核心電路原理圖如圖2所示。

圖2中U2為單片機(jī)ATmega16，U1為數(shù)字合成器AD9854。上位機(jī)可通過串口將所需產(chǎn)生的載頻和低頻配置信息發(fā)送給ATmega16(串口部分圖中未畫)，AD9854即可產(chǎn)生所期望的信號。AD9854是一款高性能DDS芯片，可產(chǎn)生高穩(wěn)定精度，相位，幅值可編程的正弦波，通過配置相關(guān)寄存器數(shù)據(jù)進(jìn)行掃頻輸出，可靈活輸出Ramped FSK信號，減小系統(tǒng)噪聲。單片機(jī)的PA0～PA8與AD9854的數(shù)據(jù)口D0～D8相連接，AD9854的地址線為A0～A5，分別與單片機(jī)的PD2～PD7相連接。AD9854的FSK/BPSK/HOLD引腳是FSK模式選擇腳，其功能模式由可編程寄存器選擇，在FSK模式下，低電平為輸出f1，高電平時(shí)輸出f2。AD9854的SHAPED KEING引腳在高電平時(shí)，輸出信號從0上升到滿幅值;低電平時(shí)，輸出信號從滿幅值下降到0標(biāo)度。

圖2　Ramped FSK信號發(fā)生器電路原理圖

AD9854的S/P SELECET引腳是串行編程模式(低電平)與并行編程模式(高電平)選擇腳。AD9854 的MASTER RESET引腳是初始化串/并總線準(zhǔn)備腳，高電平時(shí)表示單片機(jī)已經(jīng)初始化AD9854的串/并口。AD9854的IO UD CLK引腳為雙向I/O時(shí)鐘腳，方向的選擇可在控制寄存器中設(shè)置，本系統(tǒng)設(shè)置為輸入端，時(shí)鐘上升沿將I/O端口緩沖器的內(nèi)容傳送到可編程寄存器。AD9854的REFCLK腳為基準(zhǔn)時(shí)鐘輸出端，由一個(gè)30 MHz的有源晶振提供。AD9854的REFCLKA引腳為差分時(shí)鐘補(bǔ)償信號端，由于本系統(tǒng)為單端信號輸入模式，所以該腳應(yīng)接地或高電平。AD9854的PLL FILTER引腳是基準(zhǔn)時(shí)鐘倍乘鎖相環(huán)濾波器外部零位補(bǔ)償網(wǎng)絡(luò)連接端，串聯(lián)一個(gè)1.3 kΩ和一個(gè)0.01 μF電容到地即可。AD9854的DAC BP引腳可外接0.01 μF到地，這樣可以改善諧波失真和雜散性。AD9854的信號輸出端為IOUT1，可外接濾波器以提高輸出信號的平滑性。

2.2FSK功率放大器

移頻發(fā)送器的功率放大部分由運(yùn)算放大器LM358和D類功放芯片TPA3112D1組成，其原理圖如圖3所示。AD9854的輸出信號經(jīng)過LM358設(shè)計(jì)的電壓跟隨器處理后，送給TPA3112D1進(jìn)行放大，引腳18和23輸出差分正弦波信號，分別接到測試環(huán)線的兩端。TPA3112D1在單電源24 V直流供電情況下，在負(fù)載為8 Ω情況下，最大輸出功率25 W，效率達(dá)94%，無需型材散熱器，芯片自帶過熱和短路保護(hù)功能。

圖3　移頻發(fā)送器功率放大器電路原理圖

3　移頻發(fā)送器軟件設(shè)計(jì)

移頻發(fā)送器軟件部分主要包含3部分:第1部分是完成AD9854芯片初始化，實(shí)現(xiàn)一路頻率可調(diào)Ramped FSK信號輸出;第2部分是接收上位機(jī)串口數(shù)據(jù)，將所需要產(chǎn)生載頻信息和低頻信息存儲到EPPROM中;第3部分是接收上位機(jī)發(fā)來的雙面八顯示色燈點(diǎn)燈信息，并繼電器驅(qū)動實(shí)現(xiàn)色燈點(diǎn)燈功能。系統(tǒng)軟件采用C語言編程，編譯環(huán)境為ICCAVR 7.22。圖4為AD9854芯片初始化軟件流程圖。

圖4　AD9854芯片初始化軟件流程圖

4　結(jié)束語

本文研究了基于DDS Ramped FSK技術(shù)的機(jī)車信號測試系統(tǒng)的設(shè)計(jì)方法，該系統(tǒng)能模擬多種常見移頻軌道電路發(fā)碼，功放電路效率高，無需散熱器。采用掃頻技術(shù)實(shí)現(xiàn)的正交Ramped FSK信號，減小了對鄰近信號設(shè)備的干擾。單片機(jī)軟件簡單，無需復(fù)雜編程。功率輸出電壓幅值軟件可調(diào)。使用CD97－3C型機(jī)車信號測試儀對該系統(tǒng)進(jìn)行載頻和低頻信號測試，其信號的頻率和幅值的穩(wěn)定性均達(dá)到設(shè)計(jì)指標(biāo)。該系統(tǒng)結(jié)構(gòu)簡單，輸出穩(wěn)定可靠，成本低廉，可用于實(shí)驗(yàn)室設(shè)備測試或高校、鐵路局電務(wù)部門教學(xué)與培訓(xùn)。

參考文獻(xiàn):

［1］蘇寶平，周剛.便攜式機(jī)車信號發(fā)碼器設(shè)計(jì)與實(shí)現(xiàn)［J］.自動化與儀器儀表，2012，163(5):134－136.

［2］顏景峰.機(jī)車信號自動仿真測試系統(tǒng)［J］.計(jì)算機(jī)仿真，2007，24(7):259－263.

［3］王全洲，裴東，楊志民，等.基于FPGA的掃頻信號源的研究與設(shè)計(jì)［J］.現(xiàn)代電子技術(shù)，2008，31(14):164－166.

［4］梁孟享，胡聰，盤書寶.基于FPGA的高性能信號源模塊設(shè)計(jì)［J］.國外電子測量技術(shù)，2012，31(4):64－65.

［5］蔣濤，唐宗熙，張彪.一種基于DDS+PLL結(jié)構(gòu)的頻率合成器的設(shè)計(jì)［J］.電子測量與儀器學(xué)報(bào)，2009，23(10):91－95.

［6］杜占龍，譚業(yè)雙，姚振亞.基于AD9954的信號源設(shè)計(jì)與實(shí)現(xiàn)［J］.電子測量技術(shù)，2011，30(2):53－56.

［7］熊卓列，張深基.基于DDS與FPGA相結(jié)合的Ramped FSK調(diào)制方式的實(shí)現(xiàn)［J］.電信科學(xué)，2006，12(6):53－55.

［8］王邃，王剛，崔仕俊，等.基于參數(shù)模型的雙譜估計(jì)在FSK信號檢測中的應(yīng)用［J］.電子器件，2007，30(4):1420－1422.

［9］CMOS 300 Msample/s Quadrature Complete DDS AD9854［EB/OL］.http://www.analog.com/static/imported－files/data_sheets/AD9854.pdf，2014－8－1.

楊　進(jìn)(1980－)，男，漢族，江蘇南京人，南京鐵道職業(yè)技術(shù)學(xué)院通信信號學(xué)院講師，從事鐵道信號、遠(yuǎn)程信息控制方向的教學(xué)與研究工作，railyangjin @163.com;

楊　城(1991－)男，漢族，江蘇徐州人，南京地鐵運(yùn)營有限責(zé)任公司通號中心信號設(shè)備維護(hù)員，從事信號設(shè)備維護(hù)與管理工作，njmetroyang@163.com。

Applications of Two-Dimensional FFT Algorithm in Radar Signal Processing of LFMCW Based on FPGA

LIU Wenbin1，ZHU Mingri1*，ZHENG Danping2，PAN Kai1，YAO Xin1
(1.School of Electronic Engineering and Automation，Guilin University of Electronic Technology，Guilin Guangxi 541004，China;
2.School of Computer Science and Engineering，Guilin University of Electronic Technology，Guilin Guangxi 541004，China)

Abstract:There is a certain degree of difficulty to detect moving targets by linear frequency modulated continuous wave(LFMCW)，two-dimensional FFT target echo signal processing techniques to extract phase information，which can effectively suppress the fixed clutter，achieve the detection of moving targets.The implementation of signal processing for Doppler velocity radar with a FPGA chip and LFMCW Doppler radar signal processing principles are introduced.The data buffer，fast algorithm for the FFT sequence of real numbers，Hilbert transform，etc，of the FPGA are described.Finally，the test results show that the two-dimensional FFT algorithm can extract the distance and speed of the target.

Key words:FPGA; FFT; LFMCW; target detection

doi:EEACC:7210G; 632010.3969/j.issn.1005－9490.2015.04.024

收稿日期:2014－08－23修改日期:2014－10－02

中圖分類號:TP368.1

文獻(xiàn)標(biāo)識碼:A

文章編號:1005－9490(2015)04－0831－04