計算機高速數字電路設計技術探討

荊濤

高速數字電路設計在電子技術迅猛發展過程中不斷的對占有電子設計領域的比例進行擴大，對高速信號進行科學合理的處理已經發展成為關系設計成功與否的一個關鍵問題。在設計高速數字電路過程中，導體往往還增加了對參數進行分布的傳輸線功能，分析互連關系一定要以傳輸線為考慮基礎。雖然如此，在實際的應用中高速數字電路仍會出現很多問題，本文將對高速數字電路進行分析，并對其設計技術進行深入的探討。

【關鍵詞】高速數字電路 設計技術 計算機

在微電子技術飛速發展中，高速電子電路器件不斷被應用，在現階段的電子設計領域中，高速數字電路設計已經被廣泛應用。高速數字電子電路設計是一門處在不斷發展與進步中的學科，目前有很多理論尚處于研究與發展中。在我國，現階段的高速數字電路設計在一定程度上取得了一些成績，但是大部分都是偏于理論方面的，對于實踐操作方面還有一定的欠缺。所以，從高速電路設計的角度來看，了解和掌握高速數字電路設計方法對于實踐工程的指導工作有著非常直接的作用。

1 什么是高速數字電路

高速數字電路的概念：是一種由高速變化信號在電路中所產生的具備諸如：電容、電感等模擬特性作用的電路，其主要是由集中參數系統和分布參數系統兩個部分組成。其中，集中參數系統對低速數字電路設計進行了簡化處理，使其始終處于一種較為理想的狀態，所以集中參數系統不適用于高速數字電路技術，而是在低速數字電路設計中得到了廣泛的應用；分布參數系統則比較適合用于高速數字電路設計中。分布參數系統的概念與實際運行情況比較接近，其通常認為信號時間與其所處的位置對信號的特性有著決定性作用，所以元器件間的線路長度會對信號特性產生影響，另外，線路中的信號進行傳輸時需要一定的延遲。

2 影響高速數字電路設計技術的問題

高速數字電路設計成功與否取決于信號的質量，也就是信號完整性的保持，若是無法保持信號完整性，那么就會出現信號失真的現象，影響正確數據、地址以及控制信號的生成，進而導致系統工作出現錯誤，嚴重的甚至會導致系統崩潰。對信號質量產生影響的因素非常多，但是，對信號完整性產生影響的因素主要有以下三點：

系統中處于信號傳輸線位置的阻抗不相匹配，容易形成反射噪聲，這是破壞信號完整性的主要原因；信號線間的距離隨著處于印刷板位置的電路密集度不斷增大而變的愈加狹小，這就導致信號間的電磁耦合增大，以至于無法對其進行忽略處理，進而造成信號間的串擾情況越加嚴重；處于芯片內的大量電路輸出同時動作的過程中，因為寄生于電源平面間電感和電阻的影響，就會出現較大的瞬態電流，進而對電源線和地線上的電壓產生影響，使其發生波動和變化。

總而言之，對電路進行合理的設計，減小或是消除上述因素對信號完整性的影響，促進高速數字信號質量的提高，已經成為現階段所有高速數字電路設計所需要解決的主要問題。

3 高速數字電路設計技術的具體研究

3.1 設計高速數字電路信號完整性

針對高速數字電路信號完整性的設計主要包括兩個方面內容：第一個是研究不同信號在電路信號網中所產生的干擾，第二個是研究不同電路信號網傳輸信號的干擾，簡單來說，也就是研究反射和干擾的問題。由于電路中不相匹配的阻抗因素等影響，反射問題在低速數字電路設計中并不存在。數字電路網在理想狀態下的不同阻抗是相等并相互匹配的，位于數字電路傳輸線上的阻抗處于連續的狀態，因此反射現象不會出現在線路的電流和電壓中。進行設計數字電路時，阻抗過大或是過小都會導致電路傳播的波形產生干擾現象，進而對信號完整性造成影響。高速數字電路設計難以使電路與臨界阻抗的狀態相符合，因此保持系統處于過阻抗狀態是一個較為合適的方法。

設計高速數字電路時首先要考慮的就是感性串擾等問題。根據信號基本理論得出，電流在電路中是處于循環流動的狀態，這一方面往往會被數字電路設計工作人員所忽視。信號的回路和路徑構成了電流環路，電感在電路中隨著電流環路的增大而變大，而環路中的電流也會隨著其中的電磁場變化而發生改變。盡可能的對電流環路進行減小處理，對感性串擾起到了降低的作用，在設計高速數字電路中，主要可以通過兩個方法來進行，即對線路距離進行增加和對電流環路面積進行減小的處理，以此來提高高速數字電路信號的完整性。

3.2 設計高速數字電路電源

設計高速數字電路需要應用大量的低電壓元器件，其對電源的穩定性造成了一定的影響，這也是設計數字電路所要考慮的一個主要因素。電源完整性指的是電源在系統運行中的波動情況，也就是電源的波形質量。在高速數字電路設計中能夠對電源穩定性造成影響有：由處于高速開關狀態下線路器件所產生的過大的瞬間電流，以及數字電路中過多的電感所導致的變大的信號回路阻抗。

高速數字電路設計的理想狀態是其電源系統中不存在阻抗，由于整個信號回路不存在阻抗的耗損問題，可以使電源系統中各個點的電位保持恒定。但是，在實際中并不存在這種狀態，電源分配系統往往會產生嚴重的干擾噪聲，進而對整個電路的正常運行造成影響。在進行高速數字電路設計時，要充分考慮到電源的電感和電阻因素，對其進行降低處理?，F階段在電路系統中大多都是采用大面積的銅質材料，這遠遠不能滿足高速電路設計的標準和要求，因此在設計的過程中還要對其它影響因素進行綜合的考慮，其中將去耦電容運用到電路中就是一個非常簡單有效的方法。

4 結語

綜上所述，電子設計正在朝著速度快、密度高的方向發展和進步，在這種狀態下的電子系統，為了能夠對高速數字電路設計問題進行有效合理的解決，對高速數字電路設計方法和手段進行創新和改進是勢在必行的。不斷促進高速數字電路設計方法可行性的提高，為其在現代化技術的發展進程中不斷進步提供了可靠保障。

參考文獻

[1]李琳琳.高速數字電路設計中電源完整性分析[J].火控雷達技術，2010（02）.

[2]馮巨標.高速數字電路電源分配網絡的近場電磁干擾研究[D].哈爾濱工業大學，2012.

[3]付亞如.淺談高速數字電路特性與信號完整性設計[J].黑龍江科技信息，2011（04）.

[4]張婧.高速數字電路信號完整性仿真設計與驗證[D].西安電子科技大學，2013.

作者單位

裝甲兵工程學院信息系 北京市 100072endprint