基于NIVeriStand配置的發(fā)動(dòng)機(jī)測(cè)試控制系統(tǒng)設(shè)計(jì)

趙亮　王曉翌

摘 要：文章中的測(cè)試系統(tǒng)采用基于NI VeriStand的配置來實(shí)現(xiàn)發(fā)動(dòng)機(jī)測(cè)試控制系統(tǒng)的設(shè)計(jì)。系統(tǒng)中通過轉(zhuǎn)矩閉環(huán)控制一臺(tái)舵機(jī)的轉(zhuǎn)速或位置來實(shí)現(xiàn)對(duì)發(fā)動(dòng)機(jī)油門的控制。測(cè)試系統(tǒng)將發(fā)動(dòng)機(jī)的各個(gè)傳感器的信號(hào)采集到實(shí)時(shí)采集器中，并能夠進(jìn)行相應(yīng)的數(shù)據(jù)分析和管理，同時(shí)系統(tǒng)開放性強(qiáng)，具有完全的自定義開發(fā)特性。

關(guān)鍵詞：NI VeriStand；發(fā)動(dòng)機(jī)；數(shù)據(jù)采集

前言

近年來，隨著國(guó)內(nèi)汽車發(fā)動(dòng)機(jī)產(chǎn)量的快速增加和技術(shù)的進(jìn)步，對(duì)發(fā)動(dòng)機(jī)的測(cè)試設(shè)備的需求量越來越大，要求求越來越高，使得國(guó)產(chǎn)發(fā)動(dòng)機(jī)測(cè)試設(shè)備也得到了較快發(fā)展。但與國(guó)外先進(jìn)水平相比，設(shè)備的性能、精度和質(zhì)量水平還較低，成套設(shè)備使用的可靠性差，協(xié)調(diào)各硬件工作的控制軟件的技術(shù)水平還需提高。

一般的發(fā)動(dòng)機(jī)測(cè)試中需要測(cè)試的數(shù)據(jù)通道雖然不多，但對(duì)數(shù)據(jù)的采集與處理要求非常高，尤其在對(duì)發(fā)動(dòng)機(jī)實(shí)現(xiàn)轉(zhuǎn)速閉環(huán)或是轉(zhuǎn)矩閉環(huán)控制的系統(tǒng)中。NI VeriStand是一個(gè)基于配置的實(shí)時(shí)測(cè)試軟件，它具有良好的開放行以及自定義特性。文章中的發(fā)動(dòng)機(jī)測(cè)試系統(tǒng)將采用基于NI VeriStand配置來實(shí)現(xiàn)汽車發(fā)動(dòng)機(jī)的測(cè)試。測(cè)試中通過轉(zhuǎn)矩閉環(huán)控制一臺(tái)舵機(jī)的轉(zhuǎn)速或位置來實(shí)現(xiàn)發(fā)動(dòng)機(jī)油門的控制。測(cè)試系統(tǒng)不僅實(shí)現(xiàn)了發(fā)動(dòng)機(jī)轉(zhuǎn)速、轉(zhuǎn)矩的快速控制并且具有實(shí)時(shí)監(jiān)控發(fā)動(dòng)機(jī)溫度、轉(zhuǎn)速、扭矩等狀態(tài)的功能。本測(cè)試系統(tǒng)中利用NI VeriStand調(diào)用可重配置機(jī)箱cRIO-9076的FPGA I/O的接口特性，cRIO-9076是嵌入式實(shí)時(shí)處理器，它擁有一套獨(dú)立的實(shí)時(shí)操作系統(tǒng)；其機(jī)箱背板具有可供用戶自定義的FPGA模塊，通過自定義FPGA 的接口將數(shù)據(jù)以DMA FIFO方式傳輸給上位機(jī)實(shí)現(xiàn)的采集、分析、記錄、顯示等功能。

1 系統(tǒng)硬件結(jié)構(gòu)

如圖1，發(fā)動(dòng)機(jī)測(cè)試控制系統(tǒng)硬件結(jié)構(gòu)由上位機(jī)、cRIO-9076機(jī)箱、NI采集板卡、舵機(jī)、發(fā)動(dòng)機(jī)、傳感器等組成。其中FPGA程序編譯完成后運(yùn)行于cRIO-9076的機(jī)箱背板中。

2 系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件設(shè)計(jì)主要包括：數(shù)據(jù)采集、NI VeriStand工程搭建、FPGA程序編寫和NI VeriStand項(xiàng)目部署和實(shí)現(xiàn)四個(gè)部分。

2.1 數(shù)據(jù)采集

發(fā)動(dòng)機(jī)的實(shí)時(shí)狀態(tài)通過各個(gè)傳感監(jiān)測(cè)，它們包括Pt100型溫度傳感器、轉(zhuǎn)速傳感器、扭矩儀等。其中溫度值與轉(zhuǎn)速數(shù)據(jù)時(shí)標(biāo)準(zhǔn)的模擬量信號(hào)，它們通過NI 的數(shù)據(jù)采集卡將數(shù)據(jù)傳輸給上位機(jī)；轉(zhuǎn)矩輸出信號(hào)是連續(xù)的秒沖頻率信號(hào)，將此信號(hào)由NI 9401 DI/O數(shù)據(jù)采集卡采集經(jīng)NI cRIO-9076機(jī)箱背板上的高速的FPGA接口傳送給上位機(jī)。在上位機(jī)編程過程中將此脈沖經(jīng)過處理轉(zhuǎn)換成實(shí)際的轉(zhuǎn)矩信號(hào)，并且與給定轉(zhuǎn)矩作比較，形成轉(zhuǎn)矩閉環(huán)，達(dá)到轉(zhuǎn)矩的控制要求。

2.2 NI VeriStand工程搭建

NI VeriStand是一個(gè)基于配置的實(shí)時(shí)測(cè)試軟件，它擁有與LabVIEW類似的前面板，但無需任何編程工作。用戶可以使用 LabVIEW、matlab等其他軟件生成的模型文件導(dǎo)入VeriStand，方便快捷的實(shí)現(xiàn)硬件在環(huán)等實(shí)時(shí)測(cè)試應(yīng)用。

（1）下載并安裝NI VeriStand FPGA I/O接口工具，該接口工具提供了實(shí)現(xiàn)FPGA自定義I/O的LabVIEW模板程序。

（2）安裝完成后，在windows的共享文件夾下找到FPGA I/O特性的LabVIEW模板。在win7系統(tǒng)中，該模板位于C：＼Users＼Public＼Documents＼National Instruments＼NI VeriStand 2011＼FPGA＼Templates

（3）安裝LabVIEW相關(guān)軟件LabVIEW、VeriStand、LabVIEW FPGA、NI-RIO、NI VeriStand FPGA，安裝軟件版本保持相同。

用網(wǎng)線連接cRIO-9076與電腦，連接完成后打開NI MAX，在MAX中展開遠(yuǎn)程系統(tǒng)可以看到cRIO-9076當(dāng)前的連接狀態(tài)。

2.3 FPGA程序編寫

當(dāng)添加實(shí)時(shí)I/O硬件接口到NI VeriStand中，可以快速配置各種不同的標(biāo)準(zhǔn)模擬，數(shù)字和通信總線接口；然而，NI VeriStand還提供LabVIEW基于FPGA可重配置I/O（RIO）設(shè)備的用戶定義I/O 硬件。使用該功能來創(chuàng)建用戶定義I/O硬件接口，實(shí)現(xiàn)自定義信號(hào)處理、仿真、觸發(fā)和/或 控制任務(wù)，并以25納秒的速率執(zhí)行，不占用任何實(shí)時(shí)應(yīng)用程序的處理帶寬。此外，因?yàn)镮/O 接口是基于FPGA的，我們可以很容易地重新配置特性或設(shè)備的行為，以適應(yīng)新的需求，或者創(chuàng)建能夠用于多個(gè)應(yīng)用程序的測(cè)試系統(tǒng)，而不需要改變I/O接口硬件。

安裝完成后選擇NI VeriStand Custom FPGA Project創(chuàng)建新的項(xiàng)目，按照提示一步步完成創(chuàng)建配置。創(chuàng)建項(xiàng)目的保存路徑，必須保存在C：＼Users＼Public＼Documents＼National Instruments＼NI VeriStand 2014＼FPGA＼Templates路徑下，保存確定后完成創(chuàng)建。系統(tǒng)已創(chuàng)建好項(xiàng)目的配置文件：cRIO-9076 Custom Personality.fpgaconfig，該文件后期仍要修改。同時(shí)系統(tǒng)也創(chuàng)建了Custom Personality FPGA.vi，該VI為默認(rèn)模板VI，要根據(jù)系統(tǒng)具體配置修改VI的輸入輸出；修改完成后運(yùn)行此VI在FPGA終端上生成比特文件：cRIO-9076 Custom Personality.lvbitx。

此程序試運(yùn)行在FPGA上，其運(yùn)行速率基于硬件時(shí)鐘，基準(zhǔn)的時(shí)鐘頻率為40M HZ，單周期循環(huán)時(shí)間為25 ns。

2.4 NI VeriStand項(xiàng)目的部署和實(shí)現(xiàn)

3 結(jié)束語

本系統(tǒng)是以NI的軟件VeriStand和硬件cRIO-9076機(jī)箱為基礎(chǔ)，結(jié)合現(xiàn)場(chǎng)的溫度、轉(zhuǎn)速、轉(zhuǎn)矩傳感器，搭建的一套基于NI VeriStand配置的發(fā)動(dòng)機(jī)控制系統(tǒng)，它通過控制舵機(jī)的轉(zhuǎn)速及位置來控制發(fā)動(dòng)機(jī)的轉(zhuǎn)速，具有控制精度高、響應(yīng)迅速、穩(wěn)定可靠等優(yōu)點(diǎn)。支持自動(dòng)化測(cè)試、測(cè)試報(bào)告生成，測(cè)試用例可重復(fù)性強(qiáng)；集成了動(dòng)態(tài)模型，可進(jìn)行轉(zhuǎn)矩閉環(huán)實(shí)時(shí)控制；NI硬件平臺(tái)的穩(wěn)定性以及VeriStand軟件系統(tǒng)的開放靈活性提高了測(cè)試系統(tǒng)開發(fā)的效率，因此，基于NI VeriStand平臺(tái)的發(fā)動(dòng)機(jī)控制系統(tǒng)不僅能夠縮短控制系統(tǒng)的開發(fā)周期，而且具有靈活的自定義特性，為測(cè)試系統(tǒng)的開發(fā)及維護(hù)節(jié)省了時(shí)間。

參考文獻(xiàn)

[1]NI VeriStand創(chuàng)建基于FPGA的I/O特性技術(shù)白皮書[S].

[2]https：//decibel.ni.com/content/docs/DOC-13815[Z].

[3]NI Veristand Help 2014[Z].

[4]NI CompactRIO 開發(fā)指南[Z].

摘 要：文章中的測(cè)試系統(tǒng)采用基于NI VeriStand的配置來實(shí)現(xiàn)發(fā)動(dòng)機(jī)測(cè)試控制系統(tǒng)的設(shè)計(jì)。系統(tǒng)中通過轉(zhuǎn)矩閉環(huán)控制一臺(tái)舵機(jī)的轉(zhuǎn)速或位置來實(shí)現(xiàn)對(duì)發(fā)動(dòng)機(jī)油門的控制。測(cè)試系統(tǒng)將發(fā)動(dòng)機(jī)的各個(gè)傳感器的信號(hào)采集到實(shí)時(shí)采集器中，并能夠進(jìn)行相應(yīng)的數(shù)據(jù)分析和管理，同時(shí)系統(tǒng)開放性強(qiáng)，具有完全的自定義開發(fā)特性。

關(guān)鍵詞：NI VeriStand；發(fā)動(dòng)機(jī)；數(shù)據(jù)采集

前言

近年來，隨著國(guó)內(nèi)汽車發(fā)動(dòng)機(jī)產(chǎn)量的快速增加和技術(shù)的進(jìn)步，對(duì)發(fā)動(dòng)機(jī)的測(cè)試設(shè)備的需求量越來越大，要求求越來越高，使得國(guó)產(chǎn)發(fā)動(dòng)機(jī)測(cè)試設(shè)備也得到了較快發(fā)展。但與國(guó)外先進(jìn)水平相比，設(shè)備的性能、精度和質(zhì)量水平還較低，成套設(shè)備使用的可靠性差，協(xié)調(diào)各硬件工作的控制軟件的技術(shù)水平還需提高。

一般的發(fā)動(dòng)機(jī)測(cè)試中需要測(cè)試的數(shù)據(jù)通道雖然不多，但對(duì)數(shù)據(jù)的采集與處理要求非常高，尤其在對(duì)發(fā)動(dòng)機(jī)實(shí)現(xiàn)轉(zhuǎn)速閉環(huán)或是轉(zhuǎn)矩閉環(huán)控制的系統(tǒng)中。NI VeriStand是一個(gè)基于配置的實(shí)時(shí)測(cè)試軟件，它具有良好的開放行以及自定義特性。文章中的發(fā)動(dòng)機(jī)測(cè)試系統(tǒng)將采用基于NI VeriStand配置來實(shí)現(xiàn)汽車發(fā)動(dòng)機(jī)的測(cè)試。測(cè)試中通過轉(zhuǎn)矩閉環(huán)控制一臺(tái)舵機(jī)的轉(zhuǎn)速或位置來實(shí)現(xiàn)發(fā)動(dòng)機(jī)油門的控制。測(cè)試系統(tǒng)不僅實(shí)現(xiàn)了發(fā)動(dòng)機(jī)轉(zhuǎn)速、轉(zhuǎn)矩的快速控制并且具有實(shí)時(shí)監(jiān)控發(fā)動(dòng)機(jī)溫度、轉(zhuǎn)速、扭矩等狀態(tài)的功能。本測(cè)試系統(tǒng)中利用NI VeriStand調(diào)用可重配置機(jī)箱cRIO-9076的FPGA I/O的接口特性，cRIO-9076是嵌入式實(shí)時(shí)處理器，它擁有一套獨(dú)立的實(shí)時(shí)操作系統(tǒng)；其機(jī)箱背板具有可供用戶自定義的FPGA模塊，通過自定義FPGA 的接口將數(shù)據(jù)以DMA FIFO方式傳輸給上位機(jī)實(shí)現(xiàn)的采集、分析、記錄、顯示等功能。

1 系統(tǒng)硬件結(jié)構(gòu)

如圖1，發(fā)動(dòng)機(jī)測(cè)試控制系統(tǒng)硬件結(jié)構(gòu)由上位機(jī)、cRIO-9076機(jī)箱、NI采集板卡、舵機(jī)、發(fā)動(dòng)機(jī)、傳感器等組成。其中FPGA程序編譯完成后運(yùn)行于cRIO-9076的機(jī)箱背板中。

2 系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件設(shè)計(jì)主要包括：數(shù)據(jù)采集、NI VeriStand工程搭建、FPGA程序編寫和NI VeriStand項(xiàng)目部署和實(shí)現(xiàn)四個(gè)部分。

2.1 數(shù)據(jù)采集

發(fā)動(dòng)機(jī)的實(shí)時(shí)狀態(tài)通過各個(gè)傳感監(jiān)測(cè)，它們包括Pt100型溫度傳感器、轉(zhuǎn)速傳感器、扭矩儀等。其中溫度值與轉(zhuǎn)速數(shù)據(jù)時(shí)標(biāo)準(zhǔn)的模擬量信號(hào)，它們通過NI 的數(shù)據(jù)采集卡將數(shù)據(jù)傳輸給上位機(jī)；轉(zhuǎn)矩輸出信號(hào)是連續(xù)的秒沖頻率信號(hào)，將此信號(hào)由NI 9401 DI/O數(shù)據(jù)采集卡采集經(jīng)NI cRIO-9076機(jī)箱背板上的高速的FPGA接口傳送給上位機(jī)。在上位機(jī)編程過程中將此脈沖經(jīng)過處理轉(zhuǎn)換成實(shí)際的轉(zhuǎn)矩信號(hào)，并且與給定轉(zhuǎn)矩作比較，形成轉(zhuǎn)矩閉環(huán)，達(dá)到轉(zhuǎn)矩的控制要求。

2.2 NI VeriStand工程搭建

NI VeriStand是一個(gè)基于配置的實(shí)時(shí)測(cè)試軟件，它擁有與LabVIEW類似的前面板，但無需任何編程工作。用戶可以使用 LabVIEW、matlab等其他軟件生成的模型文件導(dǎo)入VeriStand，方便快捷的實(shí)現(xiàn)硬件在環(huán)等實(shí)時(shí)測(cè)試應(yīng)用。

（1）下載并安裝NI VeriStand FPGA I/O接口工具，該接口工具提供了實(shí)現(xiàn)FPGA自定義I/O的LabVIEW模板程序。

（2）安裝完成后，在windows的共享文件夾下找到FPGA I/O特性的LabVIEW模板。在win7系統(tǒng)中，該模板位于C：＼Users＼Public＼Documents＼National Instruments＼NI VeriStand 2011＼FPGA＼Templates

（3）安裝LabVIEW相關(guān)軟件LabVIEW、VeriStand、LabVIEW FPGA、NI-RIO、NI VeriStand FPGA，安裝軟件版本保持相同。

用網(wǎng)線連接cRIO-9076與電腦，連接完成后打開NI MAX，在MAX中展開遠(yuǎn)程系統(tǒng)可以看到cRIO-9076當(dāng)前的連接狀態(tài)。

2.3 FPGA程序編寫

當(dāng)添加實(shí)時(shí)I/O硬件接口到NI VeriStand中，可以快速配置各種不同的標(biāo)準(zhǔn)模擬，數(shù)字和通信總線接口；然而，NI VeriStand還提供LabVIEW基于FPGA可重配置I/O（RIO）設(shè)備的用戶定義I/O 硬件。使用該功能來創(chuàng)建用戶定義I/O硬件接口，實(shí)現(xiàn)自定義信號(hào)處理、仿真、觸發(fā)和/或 控制任務(wù)，并以25納秒的速率執(zhí)行，不占用任何實(shí)時(shí)應(yīng)用程序的處理帶寬。此外，因?yàn)镮/O 接口是基于FPGA的，我們可以很容易地重新配置特性或設(shè)備的行為，以適應(yīng)新的需求，或者創(chuàng)建能夠用于多個(gè)應(yīng)用程序的測(cè)試系統(tǒng)，而不需要改變I/O接口硬件。

安裝完成后選擇NI VeriStand Custom FPGA Project創(chuàng)建新的項(xiàng)目，按照提示一步步完成創(chuàng)建配置。創(chuàng)建項(xiàng)目的保存路徑，必須保存在C：＼Users＼Public＼Documents＼National Instruments＼NI VeriStand 2014＼FPGA＼Templates路徑下，保存確定后完成創(chuàng)建。系統(tǒng)已創(chuàng)建好項(xiàng)目的配置文件：cRIO-9076 Custom Personality.fpgaconfig，該文件后期仍要修改。同時(shí)系統(tǒng)也創(chuàng)建了Custom Personality FPGA.vi，該VI為默認(rèn)模板VI，要根據(jù)系統(tǒng)具體配置修改VI的輸入輸出；修改完成后運(yùn)行此VI在FPGA終端上生成比特文件：cRIO-9076 Custom Personality.lvbitx。

此程序試運(yùn)行在FPGA上，其運(yùn)行速率基于硬件時(shí)鐘，基準(zhǔn)的時(shí)鐘頻率為40M HZ，單周期循環(huán)時(shí)間為25 ns。

2.4 NI VeriStand項(xiàng)目的部署和實(shí)現(xiàn)

3 結(jié)束語

本系統(tǒng)是以NI的軟件VeriStand和硬件cRIO-9076機(jī)箱為基礎(chǔ)，結(jié)合現(xiàn)場(chǎng)的溫度、轉(zhuǎn)速、轉(zhuǎn)矩傳感器，搭建的一套基于NI VeriStand配置的發(fā)動(dòng)機(jī)控制系統(tǒng)，它通過控制舵機(jī)的轉(zhuǎn)速及位置來控制發(fā)動(dòng)機(jī)的轉(zhuǎn)速，具有控制精度高、響應(yīng)迅速、穩(wěn)定可靠等優(yōu)點(diǎn)。支持自動(dòng)化測(cè)試、測(cè)試報(bào)告生成，測(cè)試用例可重復(fù)性強(qiáng)；集成了動(dòng)態(tài)模型，可進(jìn)行轉(zhuǎn)矩閉環(huán)實(shí)時(shí)控制；NI硬件平臺(tái)的穩(wěn)定性以及VeriStand軟件系統(tǒng)的開放靈活性提高了測(cè)試系統(tǒng)開發(fā)的效率，因此，基于NI VeriStand平臺(tái)的發(fā)動(dòng)機(jī)控制系統(tǒng)不僅能夠縮短控制系統(tǒng)的開發(fā)周期，而且具有靈活的自定義特性，為測(cè)試系統(tǒng)的開發(fā)及維護(hù)節(jié)省了時(shí)間。

參考文獻(xiàn)

[1]NI VeriStand創(chuàng)建基于FPGA的I/O特性技術(shù)白皮書[S].

[2]https：//decibel.ni.com/content/docs/DOC-13815[Z].

[3]NI Veristand Help 2014[Z].

[4]NI CompactRIO 開發(fā)指南[Z].

摘 要：文章中的測(cè)試系統(tǒng)采用基于NI VeriStand的配置來實(shí)現(xiàn)發(fā)動(dòng)機(jī)測(cè)試控制系統(tǒng)的設(shè)計(jì)。系統(tǒng)中通過轉(zhuǎn)矩閉環(huán)控制一臺(tái)舵機(jī)的轉(zhuǎn)速或位置來實(shí)現(xiàn)對(duì)發(fā)動(dòng)機(jī)油門的控制。測(cè)試系統(tǒng)將發(fā)動(dòng)機(jī)的各個(gè)傳感器的信號(hào)采集到實(shí)時(shí)采集器中，并能夠進(jìn)行相應(yīng)的數(shù)據(jù)分析和管理，同時(shí)系統(tǒng)開放性強(qiáng)，具有完全的自定義開發(fā)特性。

關(guān)鍵詞：NI VeriStand；發(fā)動(dòng)機(jī)；數(shù)據(jù)采集

前言

近年來，隨著國(guó)內(nèi)汽車發(fā)動(dòng)機(jī)產(chǎn)量的快速增加和技術(shù)的進(jìn)步，對(duì)發(fā)動(dòng)機(jī)的測(cè)試設(shè)備的需求量越來越大，要求求越來越高，使得國(guó)產(chǎn)發(fā)動(dòng)機(jī)測(cè)試設(shè)備也得到了較快發(fā)展。但與國(guó)外先進(jìn)水平相比，設(shè)備的性能、精度和質(zhì)量水平還較低，成套設(shè)備使用的可靠性差，協(xié)調(diào)各硬件工作的控制軟件的技術(shù)水平還需提高。

一般的發(fā)動(dòng)機(jī)測(cè)試中需要測(cè)試的數(shù)據(jù)通道雖然不多，但對(duì)數(shù)據(jù)的采集與處理要求非常高，尤其在對(duì)發(fā)動(dòng)機(jī)實(shí)現(xiàn)轉(zhuǎn)速閉環(huán)或是轉(zhuǎn)矩閉環(huán)控制的系統(tǒng)中。NI VeriStand是一個(gè)基于配置的實(shí)時(shí)測(cè)試軟件，它具有良好的開放行以及自定義特性。文章中的發(fā)動(dòng)機(jī)測(cè)試系統(tǒng)將采用基于NI VeriStand配置來實(shí)現(xiàn)汽車發(fā)動(dòng)機(jī)的測(cè)試。測(cè)試中通過轉(zhuǎn)矩閉環(huán)控制一臺(tái)舵機(jī)的轉(zhuǎn)速或位置來實(shí)現(xiàn)發(fā)動(dòng)機(jī)油門的控制。測(cè)試系統(tǒng)不僅實(shí)現(xiàn)了發(fā)動(dòng)機(jī)轉(zhuǎn)速、轉(zhuǎn)矩的快速控制并且具有實(shí)時(shí)監(jiān)控發(fā)動(dòng)機(jī)溫度、轉(zhuǎn)速、扭矩等狀態(tài)的功能。本測(cè)試系統(tǒng)中利用NI VeriStand調(diào)用可重配置機(jī)箱cRIO-9076的FPGA I/O的接口特性，cRIO-9076是嵌入式實(shí)時(shí)處理器，它擁有一套獨(dú)立的實(shí)時(shí)操作系統(tǒng)；其機(jī)箱背板具有可供用戶自定義的FPGA模塊，通過自定義FPGA 的接口將數(shù)據(jù)以DMA FIFO方式傳輸給上位機(jī)實(shí)現(xiàn)的采集、分析、記錄、顯示等功能。

1 系統(tǒng)硬件結(jié)構(gòu)

如圖1，發(fā)動(dòng)機(jī)測(cè)試控制系統(tǒng)硬件結(jié)構(gòu)由上位機(jī)、cRIO-9076機(jī)箱、NI采集板卡、舵機(jī)、發(fā)動(dòng)機(jī)、傳感器等組成。其中FPGA程序編譯完成后運(yùn)行于cRIO-9076的機(jī)箱背板中。

2 系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件設(shè)計(jì)主要包括：數(shù)據(jù)采集、NI VeriStand工程搭建、FPGA程序編寫和NI VeriStand項(xiàng)目部署和實(shí)現(xiàn)四個(gè)部分。

2.1 數(shù)據(jù)采集

發(fā)動(dòng)機(jī)的實(shí)時(shí)狀態(tài)通過各個(gè)傳感監(jiān)測(cè)，它們包括Pt100型溫度傳感器、轉(zhuǎn)速傳感器、扭矩儀等。其中溫度值與轉(zhuǎn)速數(shù)據(jù)時(shí)標(biāo)準(zhǔn)的模擬量信號(hào)，它們通過NI 的數(shù)據(jù)采集卡將數(shù)據(jù)傳輸給上位機(jī)；轉(zhuǎn)矩輸出信號(hào)是連續(xù)的秒沖頻率信號(hào)，將此信號(hào)由NI 9401 DI/O數(shù)據(jù)采集卡采集經(jīng)NI cRIO-9076機(jī)箱背板上的高速的FPGA接口傳送給上位機(jī)。在上位機(jī)編程過程中將此脈沖經(jīng)過處理轉(zhuǎn)換成實(shí)際的轉(zhuǎn)矩信號(hào)，并且與給定轉(zhuǎn)矩作比較，形成轉(zhuǎn)矩閉環(huán)，達(dá)到轉(zhuǎn)矩的控制要求。

2.2 NI VeriStand工程搭建

NI VeriStand是一個(gè)基于配置的實(shí)時(shí)測(cè)試軟件，它擁有與LabVIEW類似的前面板，但無需任何編程工作。用戶可以使用 LabVIEW、matlab等其他軟件生成的模型文件導(dǎo)入VeriStand，方便快捷的實(shí)現(xiàn)硬件在環(huán)等實(shí)時(shí)測(cè)試應(yīng)用。

（1）下載并安裝NI VeriStand FPGA I/O接口工具，該接口工具提供了實(shí)現(xiàn)FPGA自定義I/O的LabVIEW模板程序。

（2）安裝完成后，在windows的共享文件夾下找到FPGA I/O特性的LabVIEW模板。在win7系統(tǒng)中，該模板位于C：＼Users＼Public＼Documents＼National Instruments＼NI VeriStand 2011＼FPGA＼Templates

（3）安裝LabVIEW相關(guān)軟件LabVIEW、VeriStand、LabVIEW FPGA、NI-RIO、NI VeriStand FPGA，安裝軟件版本保持相同。

用網(wǎng)線連接cRIO-9076與電腦，連接完成后打開NI MAX，在MAX中展開遠(yuǎn)程系統(tǒng)可以看到cRIO-9076當(dāng)前的連接狀態(tài)。

2.3 FPGA程序編寫

當(dāng)添加實(shí)時(shí)I/O硬件接口到NI VeriStand中，可以快速配置各種不同的標(biāo)準(zhǔn)模擬，數(shù)字和通信總線接口；然而，NI VeriStand還提供LabVIEW基于FPGA可重配置I/O（RIO）設(shè)備的用戶定義I/O 硬件。使用該功能來創(chuàng)建用戶定義I/O硬件接口，實(shí)現(xiàn)自定義信號(hào)處理、仿真、觸發(fā)和/或 控制任務(wù)，并以25納秒的速率執(zhí)行，不占用任何實(shí)時(shí)應(yīng)用程序的處理帶寬。此外，因?yàn)镮/O 接口是基于FPGA的，我們可以很容易地重新配置特性或設(shè)備的行為，以適應(yīng)新的需求，或者創(chuàng)建能夠用于多個(gè)應(yīng)用程序的測(cè)試系統(tǒng)，而不需要改變I/O接口硬件。

安裝完成后選擇NI VeriStand Custom FPGA Project創(chuàng)建新的項(xiàng)目，按照提示一步步完成創(chuàng)建配置。創(chuàng)建項(xiàng)目的保存路徑，必須保存在C：＼Users＼Public＼Documents＼National Instruments＼NI VeriStand 2014＼FPGA＼Templates路徑下，保存確定后完成創(chuàng)建。系統(tǒng)已創(chuàng)建好項(xiàng)目的配置文件：cRIO-9076 Custom Personality.fpgaconfig，該文件后期仍要修改。同時(shí)系統(tǒng)也創(chuàng)建了Custom Personality FPGA.vi，該VI為默認(rèn)模板VI，要根據(jù)系統(tǒng)具體配置修改VI的輸入輸出；修改完成后運(yùn)行此VI在FPGA終端上生成比特文件：cRIO-9076 Custom Personality.lvbitx。

此程序試運(yùn)行在FPGA上，其運(yùn)行速率基于硬件時(shí)鐘，基準(zhǔn)的時(shí)鐘頻率為40M HZ，單周期循環(huán)時(shí)間為25 ns。

2.4 NI VeriStand項(xiàng)目的部署和實(shí)現(xiàn)

3 結(jié)束語

本系統(tǒng)是以NI的軟件VeriStand和硬件cRIO-9076機(jī)箱為基礎(chǔ)，結(jié)合現(xiàn)場(chǎng)的溫度、轉(zhuǎn)速、轉(zhuǎn)矩傳感器，搭建的一套基于NI VeriStand配置的發(fā)動(dòng)機(jī)控制系統(tǒng)，它通過控制舵機(jī)的轉(zhuǎn)速及位置來控制發(fā)動(dòng)機(jī)的轉(zhuǎn)速，具有控制精度高、響應(yīng)迅速、穩(wěn)定可靠等優(yōu)點(diǎn)。支持自動(dòng)化測(cè)試、測(cè)試報(bào)告生成，測(cè)試用例可重復(fù)性強(qiáng)；集成了動(dòng)態(tài)模型，可進(jìn)行轉(zhuǎn)矩閉環(huán)實(shí)時(shí)控制；NI硬件平臺(tái)的穩(wěn)定性以及VeriStand軟件系統(tǒng)的開放靈活性提高了測(cè)試系統(tǒng)開發(fā)的效率，因此，基于NI VeriStand平臺(tái)的發(fā)動(dòng)機(jī)控制系統(tǒng)不僅能夠縮短控制系統(tǒng)的開發(fā)周期，而且具有靈活的自定義特性，為測(cè)試系統(tǒng)的開發(fā)及維護(hù)節(jié)省了時(shí)間。

參考文獻(xiàn)

[1]NI VeriStand創(chuàng)建基于FPGA的I/O特性技術(shù)白皮書[S].

[2]https：//decibel.ni.com/content/docs/DOC-13815[Z].

[3]NI Veristand Help 2014[Z].

[4]NI CompactRIO 開發(fā)指南[Z].